第六章组合逻辑电路.

1、正确理解正确理解 组合逻辑电路的特点；加法器、比较器、编码器、译码器常用组合逻辑电路的功能；常用中规模组合逻辑集成电路的使用；组合逻辑电路中的竞争冒险现象。 熟练掌握熟练掌握 组合逻辑电路的分析方法；一般组合逻辑逻辑电路的设计。 重点掌握重点掌握 组合逻辑电路的特点及表示方法；常用组合逻辑电路的功能及分析；组合逻辑电路的设计方法。1.译码器的应用。重点2.组合逻辑电路的分析设计。重点组合逻辑电路表达式组合逻辑电路表达式),( ),(),(110111101111000nmmnnAAAFYAAAFYAAAFY一、组合电路逻辑功能表示方法和分析方法一、组合电路逻辑功能表示方法和分析方法 AFY 确

2、定确定Y1.AB&YY3Y2.BABAABBA32YYYBBBAAA反演律反演律反演律反演律BBBAYAABBBAAABBBAAABABABABAABABY001 100111001BAYABBABAYABBAYA B BABABBAYABBAABBAAABY001 100100111BBAYABABBAYA (取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”对应于对应于Y=1，ABCY00001111001100110101010101101001CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101

3、111ABCY00001111001100110101010101101001YCBA01100111110&1010 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。ABCG1G20000111100110011010101010001011101101001ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1 GABCG1G20000111100110011010101010001011101101001ACBCAB1 GACBCAB ABCCBACBACBA2

4、GABCCBACBACBA2 G ABC00100111101111A BCA BC&G1G2ABCCBACBACBA2 GACBCAB ABBCACABCABCABCABC n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。一、一、 二进制编码器二进制编码器编码器编码器 输入输入输输 出出C B A0 0 01 0 0Y0Y1Y2Y3Y5Y6YC = Y4 + Y5 + Y6 +Y7 = Y4 Y5 Y6 Y7.= Y4+ Y5+ Y6+ Y7B = Y2+Y3+Y6+Y7 = Y2 Y3 Y6 Y7. . .= Y2 + Y3 + Y6

5、+ Y7A = Y1+ Y3+ Y5+ Y7 = Y1 Y3 Y5 Y7.= Y1 + Y3+ Y5 + Y710000001110Y7Y6Y5Y4Y3Y1Y2CBAY0Y1Y2Y3Y4Y5Y6Y7CBA二、二、 二二 十进制编码器十进制编码器表示十进制数表示十进制数10个个编码器编码器 00011101000011110001101100000000111D = Y8+Y91000000001110110100Y1Y2Y3Y4 Y5 Y6Y7Y8Y91& 1 1 1 1 1 19898.YYYYD76547654YYYYYYYYC76327632YYYYYYYYB9753197531

6、YYYYYYYYYYA7I十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&D&C&B&AY0Y1Y2Y3Y4Y5Y6Y7Y8Y91K 10S001S12S23S34S45S56S67S78S89S9三、三、 优先编码器优先编码器Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX01XXXXXXXX1XXXXXXXXX0000000011000011110000110011

7、000101010101899YYY D789678956789456789YYYYYYYYYYYYYYYYYYCY9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 DCBA0000000001000000001X00000001XX0000001XXX000001XXXX00001XXXXX0001XXXXXX001XXXXXXX01XXXXXXXX1XXXXXXXXX00000000110000111100001100110001010101017896789345678923456789YYYYYYYYYYYYYYYYYYYYYYB978956789345678912345678

8、9YYYYYYYYYYYYYYYYYYYYYYYYYAGND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8MSIMSI： 74LS14874LS148、CC4532 8CC4532 83 3优先编码器优先编码器 74LS14774LS147、CC40147 10CC40147 104 4优先编码器优先编码器38927 8 96 8 95 8 94 8 917 8 96 8 93 4 5 8 924 5 8 9097 8 95 6 8 93 4 5 8 91 24 5 8 9YIIYI I II I II

9、 I II I IYI I II I II I I I II I I I IYII I II I I II I I I II I I I I I一、二进制译码器一、二进制译码器 输输 入入C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出ABCY

10、 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7ABC111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000A2A2A1A1A0A007YY 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S2 S3 S1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA (a

11、) 引脚排列图 (b) 逻辑功能示意图 2S3S230SS231SSA B CABC2323SSS28. 分析题28图所示逻辑电路的逻辑功能。图中74LS138为集成3线8线译码器。要求写出输出逻辑式、列写真值表、说明其逻辑功能。（2004）28. 分析题28图所示逻辑电路的逻辑功能。图中74LS138为集成3线8线译码器。要求写出输出逻辑式、列写真值表、说明其逻辑功能。（2005）28. 题28图中74LS138为集成3线8线译码器。（1）写出逻辑函数F的与或表达式；（2）若S1端接低电平，译码器处于何种状态？F=？（2008） 题题28图图28. 题28图中74LS138为集成3线8线译码

12、器。（1）写出F的表达式；（2）填写F的卡诺图，并写出F的最简与或式。（2009） 题题28图图D C B A Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

13、0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 D C B A Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

14、0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 ABCD YABCDYCBAD YACBDYABCD YABCDYBACD YABCDYABCD YABCDY9876543210 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&ABCD YABCDYCBAD YACBDYABCD YABCDYBACD YABCDYABCD YAB

15、CDY9876543210 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111& 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图三、显示译码器三、显示译码器gfedcba 由七段发光二极管构成由七段

16、发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg三、显示译码器三、显示译码器A3 A2A1A0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位A3A2A1A0abcdefg0000000011000011110000110011000101010101010010000000000110000010000000010010010001011

17、10100011100010011000001000123456789gfedcba A1A0 A3A2 00 01 11 10 00 1 01 1 11 10 32103120YaA A A AA AA A A1A0 A3A2 00 01 11 10 00 01 1 1 11 10 A1A0 A3A2 00 01 11 10 00 1 01 11 10 31210210YbA AA A AA A A32210YcA AA A A A1A0 A3A2 00 01 11 10 00 1 01 1 1 11 10 A1A0 A3A2 00 01 11 10 00 1 1 01 1 1 1 11 1

18、0 1 210210210YdA A AA A AA A A210YeA AA A1A0 A3A2 00 01 11 10 00 1 1 1 01 1 11 10 A1A9 A3A2 00 01 11 10 00 1 1 01 1 11 10 3202110YfA A AA AA A321210YgA A AA A A3210312031210210322102102102102103202110321210YaA A A AA AA AYbA AA A AA A AYcA AA A AYdA A AA A AA A AYeA AAYfA A AA AA AYgA A AA A A 计算机最基

19、本任务计算机最基本任务 之一就是进行算术运之一就是进行算术运算，在机器中四则运算算，在机器中四则运算加、减、乘、除加、减、乘、除都是分解成加法运算进行的，因此加法器是都是分解成加法运算进行的，因此加法器是计算机中最基本的运算单元。计算机中最基本的运算单元。一、一、半加器和全加器半加器和全加器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现加法运算的基本规则：加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括

20、加数、被加数和低）其余各位都是三个数相加，包括加数、被加数和低位来的进位。位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进）任何位相加都产生两个结果：本位和、向高位的进位。位。Ai Bi Si Ci0 0 0 00 1 1 01 0 1 01 1 0 1iiiiiiiBABABAS.AiBiSiCiiiiBAC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBACii1iiiiiBACBABA）（1iii1iii1iiiCBACBACBAAiBi

21、Ci-1SiCi0000111100110011010101010110100100010111二、二、 加法器加法器01230123BBBBABAAAA，11CBABACBABA0）（）（00000000S10000CBAA)(BC00111011111SCBABACBABA1）（）（)(BBABBABC011000011111111CBAAACA）（）（1222122222SCBABACBABA2）（）（100112200112211222210000111122222222CBAAAACBAAAACA)(BA)(BA(BBA)(BA(BBAB)(BBABBABBABC12）（）（）（）（

22、 iiiBAG iiiBAP进位生成项进位生成项进位传递函数进位传递函数11)(iiiiiiiiiCPGCBABAC进位表达式进位表达式1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11iiiiiiCPCBAS和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式S0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&1P0G0P1G1P2G2P3G311=1&

23、;=1&C0C1C21&=1=1=1=1&=1& 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8VCC B2 A2 S2 B3 A3 S3 C3TTL 加法器 74LS283 引脚图 16 15 14 13 12 11 10 94008 1 2 3 4 5 6 7 8VDDB3C3 S3 S2 S1 S0 C0-1CMOS加法器 4008 引脚图A3 B2 A2 B1 A1 B0 A0 VSSS1 B1 A1 S0 B0 A0 C0-1 GNDA15A12 B15B12 A11A8 B11B8 A7A4 B7B4 A3

24、A0 B3B0 S15S14S13S12 S11S10S9 S8 S7 S6 S5 S4 S3 S2 S1 S04 位加法器4 位加法器4 位加法器4 位加法器C15 C11 C7 C3 C0-1三、加法器的应用三、加法器的应用 BCD 码 0 0 1 1余 3 码 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0BCD码码+0011=余余3码码24. (6分)由全加器构成的电路如图所示，试写出Y1与D1，D0的最简与或表达式。（2002）ii1iiiiiBACBABA）（iC1iii1iii1iiiCBACBACBAiS0DC01111DDDDDDCD00

25、00111YD1D0Y100101010011124.（6分）(1)由题图得真值表D D10(2)其最简与或式为Y1=D1D0+定义定义：对两数：对两数A、B（可以是一位，也可是多（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较位）进行大小比较的逻辑电路。比较 的结果有的结果有AB、ABi) Mi (AiBi) Mi (AiBi)M3 M2 M1 M0(AiB) M(AB3A3B2A2B1A1B0A0B) M(AB) G(A=B) 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 （1 1）1 1位数值比较器位数值比较器用来完成两个二进制数的大小比较的逻辑

26、电路称用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。为数值比较器，简称比较器。BAL BAM BABAABBAGBABAABBAGBAMBALL A B 1 1 1 M (AB) & & 逻逻辑辑表表达达式式逻辑图逻辑图输出为高电平有效二、二、4 4位数值比较器位数值比较器比 较 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 AB AB3 A3B2 A2B1 A1B0 A0B) M(AB3A3B2A2B1A1B0A0B0A0=B01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1逻辑图逻辑图为为附附

27、加加端端，用用于于扩扩展展和和)()()(,BABABAIII 输出允许信号输出允许信号来自低位的比较结果来自低位的比较结果来自低位的比较结果来自低位的比较结果BAIIIBABABA :)()()( 16 15 14 1 3 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB AB A=B AB AB AB A=B A1 VSS(b) CMOS数值比较器引脚图三、组合电路中的竞争冒险三、组合电路中的竞争冒险在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产

28、生竞争冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号01AAY12AAY输输出出端端可可能能产产生生尖尖峰峰。和和所所以以或或在在动动态态过过程程中中可可能能出出时时，从从当当0311000110YYAB1 1）引入封锁脉冲：）引入封锁脉冲： 在输入信号转换时间内，引入一个封锁脉在输入信号转换时间内，引入一个封锁脉冲，把可能产生干扰的门封住。冲，把可能产生干扰的门封住。 封锁脉冲在输入信号的转换前到来，等信封锁脉冲在输入信号的转换前到来，等信号转换完毕后消失。号转换完毕后消失。2 2）引入选通脉冲：）引入选通脉冲： 在可能产生干扰的门电路上加入一个选通脉冲，在可能产生干扰的门电路上加入一个选通脉冲，当电路出现稳定状态后，引入选通脉冲，输出有效。当电路出现稳定状态后，引入选通脉冲，输出有效。 三态门电路三态门电路G3，当A=1，B=0，AB=0，电平改变后，A=0，B=1，输出还是