数字系统硬件设计-提高篇

1、1数字系统硬件设计提高篇崔向东2系列文档n数字系统硬件设计-入门篇n数字系统硬件设计-中级篇n数字系统硬件设计数字系统硬件设计- -提高篇提高篇n板级硬件设计-原理图设计规范n板级硬件设计-原理设计审查规范n板级硬件设计-后端设计交互审查规范n后端设计要求n调试现场管理规范n锁相环原理与应用-数目混合设计n电子设备安全性分析n如何做一个合格的硬件设计师n如何设计一套稳定的系统3内容设置考虑n很少意识到的n很少了解的n很少知道的n可能理解不深刻的n从网上很难找到答案的4目的n少犯错，快速发现并解决问题，减小损失，提高效率n硬件设计师压力大n硬件设计前期验证困难，很多发现时已晚n硬件设计犯错的成本

2、高n硬件设计师通常会处于被动状态n硬件设计师解脱后会更有成就感n我们要追求一次设计成功5主要内容n硬件设计之透视n硬件设计之最主张n硬件设计之深入n硬件设计之调试n硬件设计之易被忽略硬件设计之透视硬件设计之透视7硬件设计之透视n软硬之别n门槛：低与高n领域：少与多n风险：难度与出错n责任：时间与成本n本质：串行与并行8硬件设计之透视n2-8现象n代码与调试n原理图与完成9硬件设计之透视n墨菲定律n任何事情都没有看起来那么简单n所有事情都比你预计的时间要长n会出错的事情总会出错n如果你担心某些事情发生，它就更有可能发生n好与坏几率相同时，总会朝着糟糕的方向发展n不要有撞大运的心态，不能有侥幸心里

3、10硬件设计之透视n并行工作n原理图和主要器件采购nLayout和原理图审查、原理图修改、器件采购、详细设计说明nPCB生产、采购、调试说明11硬件设计之透视n详细设计说明n管理的需要n技术继承n自我审查n调试说明n管理的需要n技术继承n自我审查n提高效率XXX板板详细设计详细设计说明说明XXX板板调试说明调试说明12硬件设计之透视n硬件基本三要素n电源n时钟n复位13硬件设计之透视n硬件设计的特点n组合电路n不需时钟的电路n没有反馈的电路n最简单n延迟的关键14硬件设计之透视n硬件设计的特点n时序电路n以时钟周期为参考的电路n有反馈的电路n最复杂n正确性的关键15硬件设计之透视n硬件设计的特

4、点n并行执行n以时钟周期为参考n多个操作/时钟周期n是基础n高效的关键硬件设计最主张硬件设计最主张17硬件设计最主张n主张系统级考虑n需求n系统任务背景n系统的功能、性能、技术指标n分部件的任务n分部件的功能、性能、技术指标n环境、EMC、可靠性n计划n了解系统总体进度需求n确定分部件进度18硬件设计最主张n主张系统级考虑n性能：应考虑容差设计n功能：满足即可，多了是自作多情n接口n部件间硬件接口协议约定，n软硬件接口约定19硬件设计最主张n主张系统级考虑n电源：系统应统一设计风格n时钟n强同步、源同步、自同步、异步n时钟与时钟相位n时钟与数据的相位n复位：理清楚系统中各种复位的关系20硬件设

5、计最主张n主张系统级考虑n器件n仓库里有的n成功用过的n市场易采购的n管理：不能少了软件的意见n采购：主要器件的采购需提前n进度：根据总体进度，规划本部件进度提前量21硬件设计最主张n主张规范管理n按照本单位的管理要求n出数据n出文档n做评审n打报告22硬件设计最主张n主张规范管理n质管体系很麻烦，适应了还是很有帮助的n军代表是在帮助我们，不是故意为难n后补文档和造假会付出更大的精力和时间，更容易出错23硬件设计最主张n主张规范设计n原理图设计规范.docnStandard.dsnn原理设计审查规范.docn后端设计交互审查规范.docn后端设计要求.doc24硬件设计最主张n主张最大化原则n

6、最大化逻辑优化n最大化电路优化n最大化容差设计n最大化模拟仿真n最大化故障覆盖n最大化性价比25硬件设计最主张n主张最小化原则n最小化模块设计n最小化模块模拟n最小化延迟消耗n最小化资源占用n最小化always变量n最小化设计周期26硬件设计最主张n主张根据具体要求平衡矛盾n资源占用和逻辑延迟n牺牲速度换资源n例如串行加法器n牺牲资源换速度n例如串并结合型加法器27硬件设计最主张n主张状态机灵活运用n状态机使设计清晰、严密n效率要求不高时，可考虑使用n状态机使工作效率降低n效率要求很高时，可考虑不使用28硬件设计最主张n主张简洁高效n不要更多灵活的设计n例如：有些配置方式设计，PCI/FLAS

7、H/SPI启动。n理解参考设计仅仅是参考n不能照葫芦画瓢，要优化n同步增加和删减n即使是抄也要抄出长进29硬件设计最主张n主张简洁高效n不要多余的备份设计n多增加一个功能，要增加很多配套的东西n多余的功能会增加成本、复杂度、工作量和错误n我经历过的，几乎没有一次预备功能被使用30硬件设计最主张n主张简洁高效n不要不切实际的设计n没有用、白费功夫、白费银子n例如YH2存储测试台n梅花、下雨、邻行打扰、随机、计数等n16Mb的内存芯片测试nYH3测试台31硬件设计最主张n主张简洁高效n不要过设计n严重的过设计是不负责任的n处理器选择n可编程器件选择n电源需求分析32硬件设计最主张n主张简洁高效n不

8、要过度降额n过度降额设计也是不负责任的n不做设计优化，选用过大规模的PLDn不做设计优化，选用过高等级的PLDn大规模可能附带了很多用不上的资源n高等级成本更高33硬件设计最主张n主张简洁高效n不要画蛇添足的设计n首先是方案上的合理n不合理的方案会增加复杂度n不合理的方案会降低性能n例如：A-B-C块数据传送（起始地址寄存器、长度寄存器、数据寄存器、启动寄存器）ABC1/3SS34硬件设计最主张n主张节约设计n不要系统需求之外的功能n不要系统需求之外的备份n不要系统需求之外的所谓灵活性设计n基于库存设计，库管理应该支持n统一系统设计风格n统一系统使用器件35硬件设计最主张n主张可测性设计n设置

9、灯n设置针n可设置测试点n必要时可设置环路n方便的数据置入n方便的状态获取n布局的考虑36硬件设计最主张n主张优化设计n需求优化n方案优化n功能优化n性能优化n资源优化n可设计性优化n可生产性优化n时间优化n成本优化n工作量优化37硬件设计最主张n主张使用简洁的调/测试工具nSignalTAPnChipscopen示波器n逻辑分析仪n数字表硬件设计之深入硬件设计之深入39硬件设计之深入n同步方式n强同步n源同步n自同步n异步n异步同频时钟域n异步异频时钟域40硬件设计之深入n强同步n同一时钟n相同相位n逻辑延迟小于1/fSDDSCLKSDDS41硬件设计之深入n源同步n目的端用源端时钟同步n时

10、钟与数据的关系有讲究CLKCLKSDDS42硬件设计之深入n自同步n源同步的特殊形式n时钟编码于源端的信息中n目的端恢复出时钟用于同步n恢复原理和方法在锁相环原理与应用中讲到SDDS43硬件设计之深入n异步n源端和目的端各自采用不同的时钟n相位不同n频率相同n频率不同CLKSCLKD44硬件设计之深入n异步电路的同步处理nFIFOn（M）PSRAMn同步电路45硬件设计之深入n异步时钟域处理n同步变窄n要求DAV具有时钟品质DAV“H”CKDQRCKFCKDQRAV46硬件设计之深入n异步时钟域处理n同步变宽n要求DAV具有时钟品质DAV“H”CKDQRCKSCKDQRAV47硬件设计之深入n

11、数据延迟ntDall=tco+tobuf+twire+tlogic+tload+tibuf+tsuntload=-RCln(E-V)/E)tallIC1IC2IC3IC4CKn信号延迟算法n 时钟延迟ntCkall=twire+tload+tibuf48硬件设计之深入CK1CK2Tck12BXCKCK1CK2ATr12BBCKCK1CK2CKBACK1CK2n穿透的形成和影响时钟和数据的相位关系和工作频率无关Tck12Tr12，错误发生例如天基原型样机JTAGR1R2R1R2R1R249硬件设计之深入CK1CK2CKBACKCK1CK2CK1CK2BACK1CK2n穿透的规避FPGA内部不需处

12、理，专用Buffer和走线控制时钟误差，使Tck12=Tr12时钟和数据走线反向，即Tck12为负数R1R2R1R2Tr12CK1CK2Tck1250硬件设计之深入n反灌及其规避n反灌原理n为什么有的VIH=70%VDD，VDD，VDD+0.5V？n芯片输入PAD内部结构n反灌现象和影响n系统或某些模块不能复位n损毁、损伤器件n例如：系统设计、芯片部分断电51硬件设计之深入n反灌及其规避n反灌的规避n加电顺序控制n输入“0”控制，LS2052n隔直，YH3E的故事52硬件设计之深入n容差设计n强同步逻辑延迟n源同步时钟与数据的相位n信号电平匹配n信号的负载能力n电压范围n电源能力n滤波深度和宽

13、度53硬件设计之深入n载流量计算n印制线载流量n过孔载流量n孔壁铜厚约等于0.5oz铜箔的厚度n镀锡焊盘大于孔径n引脚载流量n引脚载流量不等于实际引用能力54硬件设计之深入n不明确芯片电源需求算法n芯片设计中PAD和引脚的连接n绑定线直径一般为0.6-1miln一条绑定线最大载流能力为55mAn某电源PIN数 55=？mA可作为某电源的需求nDouble binding的话为110mAn如何判断是否Double binding？55硬件设计之深入n不用输入PIN的处理n不用输入PIN悬空的影响和危害n不工作、工作不稳定、错误n例如：加密狗、风云CPU卡、YH3En不用的控制、时钟、复位等PIN

14、必须处理n如芯片内部上/下拉电阻，外部可不处理n一般：30K-70K，弱上/下拉；300K左右56硬件设计之深入n不用输入PIN的处理n内部没有上/下拉的外部处理n控制信号和时钟一定要处理n安全性考虑n原理性考虑n全系统功能性的上/下拉电阻应统一57硬件设计之深入n不用功能模块输入PIN的处理n时钟是否要？n模块是异步复位？n模块是同步复位？n不复位是否影响内部逻辑？58硬件设计之深入n不用功能模块的输入PIN的处理n例如某CPUnSATAnPCIEnDDR3nDC等59硬件设计之深入nR的使用n常规电阻主要参数n阻值n精度n功率60硬件设计之深入nR的使用n常规电阻在数字电路中用途n上/下拉

15、、跳线n源端、终端匹配n分压、工作点设置、电平调整n调压n限流61硬件设计之深入nR的使用n上/下拉电阻值区分开为好nIB的故事62硬件设计之深入nR的使用n一般上/下拉电阻约为30K-70Kn一般弱上/下拉电阻约为300Kn上/下拉电阻值选取多大？n并行上下拉的特别注意63硬件设计之深入nR的使用n通过串并联减少电阻种类n灯的亮度一致性控制颜色颜色压降压降电流电流红色1.82-1.885-8mA绿色1.75-1.823-5mA橙色1.70-1.803-5mA表贴灯参数顺便提出：封装丝印标注灯的极性和电容的极性一样重要限流电阻的选择算法64硬件设计之深入nR的使用n串行匹配n串行匹配电阻的选择

16、n器件的输出电阻nTTL：L-几ohm，H-几十ohmnCMOS：L/H-2040ohmnTTL很难给出合适的终端匹配65硬件设计之深入nR的使用n并分信号66硬件设计之深入nR的使用n电压转移n考虑输出电阻67硬件设计之深入nR的使用n分压n工作点设置n终端匹配n匹配效果演示VTERM = VICM R1 | R2 = 5068硬件设计之深入nC的使用n参数n耐压、容量、误差n在数字电路中的应用n延时n隔直n滤波n储能69硬件设计之深入nC的使用n滤波的必要性n风云CPU卡VTT、APnPOS155的晶体n正负极的标注nYH2手工焊接nDC-DC过流保护的烦恼n劣质电容n安全设备70硬件设计

17、之深入nC的使用n耐压值的选取n输入电压的极限n电容本身耐压余量n容量的确定n想滤除那个频段的，1/Fn作为信号滤波时容量的估计，工具计算nPLL对滤波电路很敏感，第一代核心路由器71硬件设计之深入nC的使用nESR要求n位置的确定72硬件设计之深入nL的使用n电感n电源n磁珠n电源n信号73硬件设计之深入nL的使用n选择原则n信号还是电源n要阻止哪个频段n过流能力比交流阻抗更重要n封装74硬件设计之深入nL的使用n失败的例子n安全系统n扼流圈的惊喜n风云设备EMCn电感值的重要性n高频头的搞笑75硬件设计之深入n不同电压信号的互联n低压驱动高压n算算看nOC/OD输出n器件转换(TXB010

18、4)2.5V3.3V76硬件设计之深入n不同电压信号的互联n高压驱动低压n算算看n安全考虑（反灌）n电阻网络，要考虑输出电阻n器件转换(TXB0104)2.5V3.3V77硬件设计之深入n不同协议间的互联n情况复杂，另外讨论78硬件设计之深入n器件的脆弱和坚强n器件的静电敏感性n老教授的经历n器件的热有多大能量nYH2测试台n器件的耐温性nYH2测试台nYH4-NI仿真环境79硬件设计之深入n串扰和干扰n串扰的简单计算nC=KH2/(K2+D2)n模拟电路易被数字电路干扰n数字电路比模拟电路抗干扰能力更强n特别注意PLL的电源处理80硬件设计之深入n接地方式n单点、多点、综合三种方式n公说公有

19、理，婆说婆有理n都用过，都未出现过问题81硬件设计之深入nEMC设计n结构设计：防不胜防，堵漏n电源设计：滤波很有效n时钟设计：谐波控制有效果n接地的神奇：YH9300n巫师的无奈：TGJ426n测试方案n测试报告82硬件设计之深入n环境适应性设计n震动是考验：YH9300的心痛n封装需考虑：导弹控制板的尴尬n试验方案n实验报告83硬件设计之深入n可靠性设计n串行、计数法n任务可靠性n可靠性分配和预计n可靠性设计报告n可靠性试验报告n容差设计报告n不现实的可靠性试验标准n无奈，严重滞后的IC，尤其是RAM的失效率参数84硬件设计之深入n信号完整性n正确性：耦合方式、匹配方式n阻抗：线宽、线间距

20、，板厚、走线模式、参考平面n串/干扰：距离、屏蔽、参考平面n损耗：材质（介电常数、表面粗糙度）、趋肤效应、线长、接插件、过孔、串行器件、Stub、谐振n建模正确性决定仿真的可信度nHampoo的仿真是完全可信的n测试证明n系统证明85硬件设计之深入n硬件设计的三个基本要素n电源n时钟n复位86硬件设计之深入n电源设计重点n有时根据布局确定方案会更合理n集成和分立的优劣（器件种类、装焊成品率、占用板面、调试成本、设计质量）n用电源模块一般只需要4-5种器件n用分立电源一般需要23-30+种器件87硬件设计之深入n电源设计重点nLDO的最小负载电流n效率n输入电流算法：II=VOMAX IO/VI

21、MIN （1+1-）n自身功耗算法：P=（VI-VO）IO （1+1-）88硬件设计之深入n时钟设计重点n耦合方式、匹配方式n差分信号耦合与匹配n不同厂家的时钟芯片的结构可能有所不同n芯片时钟输入要求也有许多不同n尊重厂家推荐89硬件设计之深入n时钟设计重点n负载驱动拓扑方式n点到点n菊花瓣n菊花链n串推硬件设计之深入n复位设计重点n方式n加电复位n手动复位n软件复位n自动复位90硬件设计之深入n复位设计重点n时长、时序n级别、区域n系统一致性考虑n注意狗咬尾巴FPGA-CPU-FPGA91硬件设计之深入n后端设计要求n后端设计公司比我们更专业，会做得更牛n原理设计师从事后端设计性价比太低n原

22、理图上标注“处理要求”更直接92硬件设计之深入n后端设计要求n没有必要提出复杂的后端设计要求n标准接口：标明“按照XXX接口规范处理” 即可n自定义：可详细说明n电源需求：详细标明每个电源的负载需求n布局特殊要求n商务沟通信息9394硬件设计之深入n不要迷信，更不要揣着明白装糊涂nCROSSBOW， IBS216Q系统n负载芯片调整电源，IBS216F系统n参考设计推荐LDO， IBS216Q/F系统n推荐Layout规范，玉衡9108的DDRn下拉和直接接地n瞎指挥IBS218Q的外观n专业的IBS218Q热设计的尴尬硬件设计之调试硬件设计之调试硬件设计之调试n谦虚的态度n针对已发现的故障，

23、首先怀疑自己的设计n主动分析验证自己的设计是否是故障原因n确认是别人的问题后才能偷着乐96硬件设计之调试n调试步骤n静态电阻测量n加电观察n电压测量97n调试步骤n功能调试n配置确认n管理总线n复位测量n时钟测量n性能测试硬件设计之调试n故障分析n分析所有可能性n按可能性大小排序n先试验可能性大的n若可能性大的验证复杂，那么先验证容易的98硬件设计之调试n功能性故障原因排序nPLD逻辑设计错误n状态机有漏洞n控制逻辑错误或不严谨n协议理解错误n时钟和数据相位不合适n时钟域转换问题n逻辑级太长，时延太大99n功能性故障原因排序n原理设计错误n电源、复位、时钟n配置、接口协议转换等n电平匹配、阻抗匹配等硬件设计之调试n功能性故障原因排序n装焊问题n是主要问题之一n是被冤枉最多的n可生产性设计n器件的可焊性nLayout设计问题100n功能性故障原因排序n器件问题n结构n装焊资料错误nPCB生产问题硬件设计之调试n稳定性问题原因排序n容差设计nPLD逻辑设计n电源、器件电源滤波、载流能力、容差n时钟、时钟与数据相位、容差n结构、散热、接地101硬件设计之调试n稳定性问题原因排序nLayoutn自定义协议，规则问题n容差设计问题，现象转移n电源完整性问题n信号完整性问题n一般是想推卸责任nPCB生产问题n纠结于几