ALTERA器件选型手册

1、1、MAX7000系列器件12、MAX3000A系列器件23、MAX II系列器件34、Cyc I one系列器件45、Cyc I one 11 系歹ij器件66、Stratix 系歹ij器件87、Stratlx GX 系列器件108、Stratix II 系列器件139、HardCopy II 结构化ASIC1610、其它系列器件1711、配鱼器件1912、下载电缆1913、开发软件2014、IP CORE2315. Nios II嵌入式处理器2516. ALTERA 开发板27ALTERA电源选择27MAX7000 系列Altera的MAX 7000 CPLDs基于先进的多阵列矩阵（MAX

2、）架构.为大虽应用提供了世界级的高性能解决方 案基于电可擦除可编程只读存储器（EEPR0M）的MAX7000产品采用先进的CMOS工艺制造.提供从32到 512个宏单元的密度范围，速度达3.5 ns的管脚到管脚延迟.KAX 7000器件支持在系统可编程能力（ISP）, 可以在现场轻松进行重配鱼Altera提供5. 0V, 3. 3V和2. 5V核电压的MAX 7000器件。MAX7000 I/O支持器件核电压输入电压输岀电压高级I/O支持1.8V2. 5V3. 3V5. 0V1.8V2. 5V3. 3V5. 0VGTL*SSTL2/366b it66MHzPC1MAX7000S5. 0VVVV

3、VMAX7000AE3. 3VVVVMAX7000B2 5VVVVVVVVVMAX7000选型向导DeviceMacroPIn/PackageI/O PinsSpeed GradeEPM7032S3244-P i n PLCC/TQFP365、 6. 7、 10EPM7032AE3244-P i n PLCC/TQFP364、 7、 10EPM7032B3244-Pin PLCC/TQFP, 49-Pin BGA36, 363、5、7EPM7064S6444-Pin PLCC/TQFP, 84-Pin PLCC. 100-Pin TOFP36. 68、 685、 6、 7. 10EPM7064

4、AE6444-PIn PLCC/TQFP, 100-Pin TQFP, 100-PinBGA36. 68、 684、 7、 10EPM7064B6444-P1nTQFP. 49-PinBGA, 100-PinTQFP, 100-P1nBGA36. 41、68.683、5. 7EPM7128S12884-Pin PLCC, 100-Pin POFP/TOFP.16Q-Pin PQFP68、 84. 1006、7、10. 15EPM7128AE12884-PinPLCC. 100-PinTOFP/BGA. 144-P inPQFP. 256-Pln BGA68、 84、 84、100、 1005、

5、 7、 10EPM7256S256208-Pin POFP/ROFP1647、 10、 15EPM7256AE256100-PinTQFP/BGA, 144-PinTOFP, 208-P1nPOFP, 256-Pin BGA84. 84. 120、164、 1645、 7、 10EPM7512AE512144-Pin TQFP, 208-Pin POFP. 256-Pin BGA120、176.2127、 10、 12ALTERA器件封装 PLCC:塑封J引线芯片封装 TOFP:薄塑封四角扁平封装 POFP:塑封四角扁平封装 ROFP:高效四角扁平封装 BGA:球栅阵列 FBGA : 1.0毫

6、米间距球栅阵列 UBGA ： 0.8臺米间距球栅阵列MAX3000A 系列 32-512个宏单元.600-5000可用门 3. 3-V在系统编程ISP（通过JTAG口 2.5. 3. 3-V或5. 0-V多电压操作 2个全局时钟和6个输岀使能信号 可编程的输岀电压摆率控制 可编程触发器具有单独的清除、爲位、时钟和时钟使能控制 兼容 PCI Local Bus Specification. Rev i s i o n 2. 2. 可编程保密位 可编程节省功率模式.使毎个宏单元功耗降低50%或者更低MAX3000A器件的特性FeatureEPM3032AEPM3064AEPM3128AEPM325

7、6AEPM3512AUsable gates6001,2502.5005,00010,000Macrocells3264128256512Logic array blocks2481632Maximum userI/O pins346696158208tPD(ns)4.54.55.07.57.5tsu(ns)2.92.83.35.25.6tcoi(ns)3.03.13.44.84.7fCNT(MHz)227.3222.2192.3126.6116.3MAX3000A器件的选型:Device44-PinPLCC44-PinTQFP100-PinTQFP144-PinTQFP208-PinPQFP

8、256-PinFineLineBGASpeed GradeEPM3032A34344 -7. -10EPM3064A3434664、-7. -10EPM3128A80965、-7. -10EPM3256A116158-7. -10EPM3512A172208-7, -10MAX3000A器件支持的I/O特性VCCIO电压入信号输出信号2. 5V3. 3V5. 0V2. 5V3. 3V2. 5VVVVV3. 3VVVVVMAX II系列Altera推出的MAX II器件系列是有史以来成本最低的CPLD。MAX 11器件基于突破性的新型CPLD架构.提供 业界所有CPLD系列中单个I/O管脚最低成

9、本和最小功耗 通过采用低功耗处理技术.MAX 11器件和前一代MAX 器件相比.成本减半.功耗只有十分之一.并具四倍的密度和两倍的性能。这种上电即用、非易失性的器 件系列用于通用的低密度逻辑应用环境除了给予传统CPLD设计最低的成本.MAX II器件还将成本和功耗 优势引入了高密度领域.使设计者可以采用MAX II器件替代高成本或高功耗的ASSP和标准逻辑器件。MAX 11系列器件先进特性特性说明成本优化架构以最小化裸片面积为目标的架构打破了典型CPLD的成本、容星和功耗限制，是 上一代CPLD密度的四倍.成本却只有一半，业界单个I/O管脚成本最低。低功耗提供了 CPLD业界最低的动态功耗，只

10、有前一代MAX系列CPLD的十分之一。高性能支持内部时钟频率高达300 MHz。用户Flash存储器提供8K比特用户可访问的Flash存储器，可用干片内串行或并行非易失性存储。在系统可编程（ISP）MAX II器件运行用户在器件工作的状态下更新配® Flash存储器.I/O能力支持多种单端I/O接口标准如LVTTL. LVCM0S和PCI接口.JTAGtt译器支持一种JTAG翻译器特性，能够配直外部不兼容JTAG协议的器件，如分立的Flash 存储器件。工业级温度支持支持工业级温度范围，从-40C到+100 C （结温），用于各种工业和其他温度敏 感的应用领域.扩展级温度支持提供扩展

11、级温度范围.从-40C到+125° C （结温），支持汽车舱内应用。多电压内核片内电压调整器支持3.3V、2.5V或1.8V电源输入MAX I I器件的特性FeatureEPM240EPM570EPM1270EPM2210LEs2405701.2702,210Typical EquivalentMacrocelIs1924409801, 700Equivalent MacrocelIRange128 to 240240 to 570570 to t 2701.270 to 2,210UFM Size (bits)& 1928. 192& 1928, 192Maximu

12、m User I/O pins80160212272tPDI (ns)4.55.46.0& 6fCNT(MHz)304304304304tSU(ns)1.61.61.61.6tCO(ns)4.24.34.44 54MAX II器件的封装与量大I/O脚数Dev Ice100-PlnTQFP144-PlnTQFP256-PlnFlneLlne BGA324-PlnFlneLlne BGAEPM24080EPM5707611b160EPM1270116212EPM2210204272 速度等级：-3、-4、-5 支持双标签（即C3与14为同一型号MAX 11应用MAX II器件适用通用拎制路

13、從应用.包括:> 上电顺序> 系统配玄> I/O扩展>接口桥接Cyclone 系列Cyc I one系列FPGA是基于成本优化的，全铜工艺的1.5V SRAM工艺，相对竞争对手的FPGA.仅一半的成本， 依然提供的强大的功能.最高达20, 060个逻辑单元和288K位的RAM.除此之外，Cyclone系列的FPGA还集 成了许多复杂的功能Cyclone系列FPGA提供了全功能的锁相环（PLL）,用于板级的时钟网络管理和专用I/O 接口，这些接口用于连接业界标准的外部存储器器件，Altera的Nios II系列嵌入式处理器的IP资源也可以 用于Cyclone系列FPGA的

14、开发。设计者只需下载Altera提供的完全免费的Quartos* 11网络版开发软件就可 以马上进行Cyclone系列FPGA的设计和开发。Cyclone FPGA是在2002年12月份推岀的。从那以后，已向全 球数干位不同的客户交付了数百万片，成为Altera历史上采用最快的产品.Cyclone器件的特性特性说明成本优化的架构具有多达20060个逻辑单元.容虽是以往低成本FPGA的四倍，可用来实现复杂的应用,，嵌入式存储器Cyclone器件中M4K存储块提供288kbit存储容星，能够被配宣来支持多种操作橫式.包 括RAM. ROM. FIFO及单口和双口模式。外部存储器接口具有高级外部存储

15、器接口.允许设计者将外部单数据率（SDR） SDRAM.双数据率（DDR）、 SDRAM和DDR FCRAM器件集成到复杂系统设计中，而不会降低数据访问的性能。支持 LVDS 1/0Cyc 1 one器件具有多达129个兼容LVDS的通道，每个通道数据率高达640Mbps.支持单端1/0Cyc 1 one器件支持各种单端 1/0接口标准.如3. 37、2.57、1.87、LVTTL. LVCMOS. SSTL和PCI标准，满足当前系统需求。时钟管理电路Cyclone器件具有两个可编程锁相环（PLL）和八个全局时钟线，提供健全的时钟管理和 频率合成功能，实现最大的系统性能Cyclone PLL具

16、多种高级功能，如频率合成、可 编程相移、可编程延迟和外部时钟输出这些功能允许设计者管理内部和外部系统时序.接口和协议支持诸如PCI等串行、总线和网络接口，可访问外部存储器件和多种通信协议。热插拨和上电顺序Cyclone器件具有健全的片内热插拨和顺序上电支持确保和上电顺序无关的正常工作. 这一特性在上电前和上电期间起到了保护器件的作用井使I/O缓冲保持三态，让Cyclone 器件成为多电压系及需高可用性和冗余性应用的理擅选择。DSP实现Cyclone器件为在FPGA上实现低成本数字信号处理（DSP）系统提供了理想的平台.串行配鱼器件Cyclone器件能用Altera新的串行配彦器件进行配蛋Nio

17、sll系列 嵌入式处理器Cyclone器件的Nios II系列嵌入式处理器能够降低成本，增加灵活性，非常适合于替代 低成本的分立微处理器"支持工业级温度部分Cyclone器件提供工业级温度范围-40° C至+100* C （节点）的产品.扩展温度支持部分Cyclone器件达到扩展温度范围E-40° C至+125° C （节点）.这些器件是需要扩展温 度范围和高质呈产品的in-cabin automotive应用的理想选择aCyclone器件各型号的特性FeatureEP1C3EP1C4EP1C6EP1C12EP1C20LEs2,9104.0005, 98

18、012.06020. 060M4K RAM blocks1317205264Total RAM bits59. 90478. 33692, 160239,616294.912PLLs12222Maximum user I/O pins104301185249301Cyclone器件封装与最大I/O脚数Dev 1ce100-PlnTQFP144-PlnTQFP240-PlnPQFP256-PlnFlneLlneBGA324-PlnFlneLlneBGA400-PlnFlneLlneBGAEP1C365104EP1C4249301EP1C698185185EP1C12173185249EP1C20

19、233301 速度等级：-7. -8 支持双标签（工业级17与商业级C6为同一型号）Cyclone器件的配置器件配置曰件器件数5EP1C3EP1C4EP1C6EP1C12EP1C20EPCS1111N/AN/AEPCS411111EPCS1611111EPCS6411111EPC211122EPC411111Cyc I one I I 系列Altera推岀的Cyc I one 11 FPGA是Cyc I one系列低成本FPGA中的最新产品.Altera于2002年推岀的 Cyclone器件系列永远地改变了整个FPGA行业，带给市场第一也是唯一的以最低成本为基础而设计的FPGA 系列产品 Al

20、tera采用相同的方法在尽可能小的裸片面积下构建了 Cyc I one 11系列.Cyc I one 11 FPGA 系列提供了与其上一代产品相同的优势套用户定义的功能、业界领先的性能、低功耗但具有更多的密度和功能，极大地降低了成本：Cyclone II器件扩展了低成本FPGA的密度，最多达68, 416个逻辑单 元（LE）和1. 1M比特的嵌入式存储器.Cyclone II器件的制造基于300帧晶圆，采用台积电90nm、低K值电介质工艺.这种可義工艺也曾被用 于Altera的Stratix'll器件=这种工艺技术确保了快速有效性和低成本。通过使硅片面积最小化，Cyclone II器件

21、可以在单芯片上支持复杂的数字系统.而在成本上则可以和ASIC竞争“ Cyclone II器件的特性如下 表所列：特性说明成本优化的架构器件架构为SL低的成本而优化，提供多达68,416个逻辑单元（LE）.密度超过第一代 Cyc 1 one FPGA的3倍Cyclone II FPGA内部的逻辑资源可以用来实现复杂的应用工艺技术在300臺米晶圆的基础上，采用了 TSMC领先的90nm低电介工艺技术而生产嵌入式存储器基于流行的M4K存储器块，提供多达1. 1兆比特的嵌入式存储器，可以支持配蒼为广 泛的操作模式，包括RAM、ROM、先入先出（FIFO）缓冲器以及单端口和双端口模式.嵌入式乘法器提供最

22、多150个18x18比特乘法器.是低成本数字信号处理（DSP）应用的理想方案. 这些乘法器可用于实现通用DSP功能.如有限冲击响应（FIR）滤波器、快速傅立叶 变换、相关器、编/解码器以及数控振荡器NC0）o外部存储器接口提供高级外部存储器接口支持，允许开发人员集成外部单倍数据速率（SDR）、双倍数 据速率（DDR）、DDR2 SDRAM器件以及第二代四倍数据速率（QDRII） SRAM器件，数据 速率最高可达668 Mbps.差分I/O支持提供差分信号支持，包括 LVDS、RSDS、Tilnl-LVDS. LVPECL. SSTL 和 HSTL 1/0 标准.LVDS标准支持接收端最高805

23、 Mbps数据速率，发送端最高622 Mbps。单端I/O支持支持各种单端1/0标准.如当前系统中常用的LVTTL. LVCMOS、SSTL、HSTL、PCI和PCI-X标准“接口和协议支持支持串行总线和网络接口（如PCI和PCI-X）,快速访问外部存储器件.同时还支持 大呈通讯协议，包括以太网协议和通用接口。时钟管理电路支持最多达四个可编程锁相环（PLL和最多16个全局时钟线，提供强大的时钟管理 和频率合成能力，使系统性能最大化.这些PLL提供的高级特性包括频率合成、可编 程占空比、外部时钟输出、可编程带宽、输入时钟扩频、锁定探测以及支持差分输入 输出时钟信号。Nios* II嵌入式处理器C

24、yclone II器件的Nios II嵌入式处理器降低了成本，提高了灵活性.给低成本分 立式微处理器提供了一个理想的替代方案.片内匹配支持驱动阻抗匹配和片内串行终端匹配片内匹配消除了对外部电阻的需求，提高了 信号完整性，简化电路板设计。Cyclone II FPGA通过外部电阻还可支持井行匹配和 差分匹配。热插拔及上电顺序提供强大的片内热插拔以及上电顺序支持.确保器件正确損作不依赖上电顺序.该特 性同时实现了上电之前和上电过程中对器件和三态1/0缓冲的保护，使Cyclone II 器件成为多电压系统以及具高可靠性和冗余需求的应用的理想方案特性说明循环冗余码(CRC)具有32比特CRC自动校验功

25、能。内宣的CRC校验电路简化了校验流程，只需在 Ouartus II软件中单击一下即可。这是FPGA中对付单事件干扰(SEU)问题最有效 的解决方案.Cyc1 one 11与Cyc1 one FPGA 的差别Cyclone II FPGA提供比Cyclone FPGA更新更先进的特性.这些特性包括嵌入式乘 法器、支持DDR2和QDR II存储器件的外部存储器接口、片内串行匹配，以及支持更 多的差分和单端I/O标准=Cyclone I I器件的特性FeatureEP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4. 6088. 25618. 75233.21650. 52

26、868.416Total RAM bits119.808165.888239.616483. 840594.4321.152. 000Embedded multipliers1318263586150PLLs224444Maximum user I/O pins142182315475450622Cyclone II器件封装与最大I/O脚数Device144-PinTQFP208-PinPQFP256-PinFineLineBGA484-Pin FineLine BGA672-PinFineLineBGA896-PinFineLineBGAEP2C590143EP2C886139182EP2C

27、20152309EP2C35316471EP2C50288446EP2C70418616 速度等级：-6、人-8Cyclone II适用配置器件E P 2 C 5E P 2 C 8E P 2 C 2 0EP2C35E P 2 C 5 0E P 2 C 7 0EPCS1XEPCS4XXXEPCS16XXXXXXEPCS64XXXXXXStratix 系列Stratix-器件采用1.5V 0. 13um全铜SRAM工艺，为满足高带寛系统的需求进行了优化。Stratix器件具有 非常高的内核性能、存储能力、架构效率和及时面市的优势.Stratix器件提供了专用的功能用于时钟管理 和数字信号处理（DS

28、P）应用及差分和单端I/O标准。此外.Stratix器件具有片内匹配和远程系统升级能力. Stratix器件系列是功能丰富的高带宽系统方案，开创了可编程芯片系统（S0PC）方案的新纪元°Stratix器件的特性特性说明高性能架构高性能架构高性能Stratix器件架构经由速度优化的互连结构和高效的时钟网络构成.它们连接逻辑单元（LE八Tr. Mat rix-存储块.数字倍号处理DSP）块.锁相环 PLL）和I/O单元（I0E）.获取最大的系统性能. 需要更高性能的设计者可以使用Stratix II FPGA大存储带宽和高連外部存储罟接口Tr iMatrix存储器Tr.Matrix存储器

29、具有多达7Mb it的RAM和STbps的掛件存储带宽这种复杂的存储结构包括三种大小的锻 入RAM块一 一M512.4K和M-RAM块.可配3支持广泛的应用.外部存储授口Stratix器件提供了先逬的外部存储樓口允许设计者将外部大容量SRAM和DRAM器件集成到复杂系统设计 中.而不会降低数据存取的性能.SRAM器件支持三类SRAM器件的接口一一双数据率（DDR.四数据率（QOR八0DR 11和零总线转换ZBT）.速度高达200MHzDP.AMS 件Stratix器件支持和三类高速同步DRAM （SDRAM器件的接口一一单数据率（SDR SDRAM）. DDR SDRAM和快 速循环（FCRA

30、M）.速度高达200MHz.高性能数字信号处理DSP块Stratix器件包括高性能嵌入式DSP单元它为DSP应用进行了优化 DSP块消除了 DSP应用中的性能瓶颈. 具有可预测和可靡的性能.能够节省资源而不影响性能OSP性能Stratix器件具有比DSP处理器更大的数据处理能力具有最大的系统性能.软柬法器提供灵活的软乘法器实现.可配直为不同的数据夷度和延迟“软乘法器除了 DSP块之外提供非常高的DSP 吞吐量大I/O带夷和高速接口大I/O带宽支持各种单塔和羞分I/O标准.易于同背板.主处理器.总线.存储器件和3D图像控制器相连接.差分I/O支持Stratix TrueVDS-电路提供多达152

31、个高速差分I/O通道.其中80个通道优化高达840Mbps的数据率.同时満足新兴I/O接口的高性能霜求.包括支持LVDS. LVPECL. PCML和Hyper Transport*标准.单端I/O支持支持高带宽单5X1/0授口标准.如SSTL、HSTL. GTL. GTL*. CTT和PCI-X.満足现今苛刻的系统需求.姦速接口Stratix 3S件支持多种高速授口标准.如 SPI-4 Phase 2、SFI-4. 10G Ethernet XSBI、HyperTransport«RapidlO-和UTOPIA IV标准.提供灵活性和快速的及时面市系统时钟管理时钟爸理电路具有多达1

32、2个可编程PLL和40个系统时钟.具有健全的时钟吿理和频率合成能力.以获得最大系统性能时钟管理功能StratixPLL具有以前只有高端分A PLL器件才具有的功能.包括时钟切换.PLL蚩配査、扩頻时钟.频军 合成.可编程相位偏移.可编程延迟偏移、外部反馈和可塢程带宽这些特性允许设计者管理Stratix 8 件内外的系统时序.片内热播拔和上电順序支持加插拔和 上电颇洋貝有健全的片内堵插拔和丄电顺序支持.确保器件的正常提作和上电顺睜无关。该转性也在丄电之前和上 电期间保护器件和三态1/0堆；轨使« Stratix »件成为多电圧系统及高可用性和冗余性应用的理想方案特性说明统升级

33、能力远程系统升级Stratix器件具有远程系统升级能力.允许安全.可汞、无墓错地从远程进行系统升级做入式处理器核NioJ II系列液入式存储恭Stratix »件现今的架构特性结合Nix II液入式处湮器貝有无与伦比的处理能力満足网络、电倍、DSP 应用.海最存储和其它大带寛系统的需求.Stratix S件将Nios II处理器性能提升到150 DMIPS以上“低成本的批成品fit件HardCopyStratix* 器件HardCopy器件为Strat i x器件提供了至批量成品的低成本无塡移植方式.另外掩码塢程HardCopy Strat i x 器件具有比最快Stratix FP

34、GA逸度等级更快的性能（平均增加50%>Stratix器件各型号的特性FeatureEP1S10EP1S20EP1S25EP1S30EP1S40EP1S60EP1S80LEs10.57018. 46025. 66032 47041.25057.12079. 040M512 RAM blocks(3218 bits)94194224295384574767M4K RAM blocks (12836 bits)6082138171183292364-RAM blocks(4K144 bits)1224469Total RAM bits920. 4481.669, 2481.944, 5763

35、. 423. 7445.215.1047. 427. 52010. 118.016DSP blocks6101012141822Embedded multipliers48808096112144176PLLs66610121212Stratix器件封装与最大I/O脚数Device672-PinBGA956-PinBGA484-PinFineLineBGA672-PinFineLineBGA780-PinFineLineBGA1,020-Pin FineLine BGA1,508-Pin FineLine BGA1,923-PinFineLineBGAEP1S10341331341422EP1

36、S20422257422582EP1S25469469593702EP1S30679593726EP1S40679769818EP1S606797691.018EP1S806791J991,234 速度等级：-7Stratix器件的配置器件配置器件器件数量EP1S10EP1S20EP1S25EP1S30EP1S40EP1S60EP1S80EPC2345781115EPC411N/AN/AN/AN/AN/AEPC811111N/AN/AEPC161111111Stratix GX 系列Stratix GX器件基于Altera的Stratix体系，采用1.5V. 0. 13um全铜SRAM工艺，融

37、合了业界最快的FPGA架 构和髙性能的多达20个全双工速度高达3. 125Gbps的高速收发器通道将业界最快速的FPGA架构和高性能 的数千兆位收发器相融合.满足了现今高性能高要求系统对大带宽的需求.Stratix QX器件系列特性特性说明收发丹技术数千兆位收发器Stratix GX器件具有多达20个全双工速度高达3. 125Gbps的通道满足了高速背板和 芯片至芯片应用、通信、数字广播、测试设备、大存储系统的需求匚Ser I a IL i teSerialLite协议是针对小尺寸，低延迟和小负荷而设计的精简点到点协议。设计者在 StratlxGX器件中使用SerialLite能够在应用中拥有

38、实现串行I/O标准的低风险方式.收发器协议StratixGX通道可配吉支持多种高速接口协议，如SerialLite. 10Gbit以太网(XAUI)> 千兆以太网、1G、2G 和 10Gbps 光纤通道、串行 RapidlCT、SMPTE 292M 和 PCI Express 标准。源同步倍号源同步差分通道Stratix GX器件提供了多达45个接收器和45个发送器源同步通道，支持髙达IGbps 和DPA电路。这些同步也支持不同的高级I/O标准如LVDS. LVPECL. PCML和 HyperTransportm 技术®动态相位调整(DPA)具有嵌入DPA电路(含两个高达IG

39、bps的DPA组).它消除了在使用源同步信号技术中由 偏移造成的问題，从而简化了 PCB的布局：源同步协议StratixGX源同步通道支持各种高速接口协议如10Gbit以太网(XSBI人POS-PHY Level 4 (SPI-4 Phase 2、SFI-4、HyperTransport 接口、Rapid IO 标准和 UTOPIA IV.系统封包接口Level 4 (SPI-4)Phase 2Stratix GX器件是第一款具有嵌入DPA电路的FPGA,支持高达IGbps的数据传送速率. 符合SPI-4.2的POS-PHYLevel 4MegaCore功能集成了这个电路，提供了多种配叠选项.

40、 允许设计者优化内核满足特定的系统需求。高性能架构高性能架构StratixGX体系包含高性能逻辑单元、TriMatrix存储器.DSP块、锁相环(PLL).千兆 位收发器块和DPA电路，满足了不断增长的带宽需求，最大化系统性能"MultiTrack 互连Stratlx GX器件有连续互连线.它有不同长座的线组成.能够提升系统性能.Directorive 技术Stratix GX器件有统一的确定的走线结构.能够逬行模块化设计.井保持其在整个器 件中性能一致。Stratlx与Strati xGX 差别Stratlx GX器件基于高性能Stratix架构，增加了一些诸如专用高速千兆收发器和

41、具有 DPA电路的源同步信号等特性“高性能散字信号处理DSP块DSP块是为DSP应用优化的高性能嵌入DSP单元。DSP块消除了 DSP应用的瓶颈，提供 了可预测和可绽的性能.在不损失性能的情况下节省资源。循环冗余码(CRC)CRC具有32比特CRC自动校验功能。内鱼的CRC校验电路简化了校验流程.只需在Ouartus II软件中单击一下即可.这是FPGA中对付单事件干扰(SEU)问题最有效的解决方案大存储带宽和高速外部存储接口TriMatrix 存储器Tri Matrix存储器提供了高达3. 4Mbit的RAM和4Tbps的器件存储带宽 这种复杂的存 储结构包括三种大小不同的嵌入RAM块一一M

42、512, M4K和M-RAM块，它们可以配叠支持 多种应用。外部存储器接口StratixGX器件提供了先进的外部存储器接口，允许设计者将外部大容虽SRAM和DRAM 器件集成到复杂的系统设计中.而不会降低数据存储的性能，SRAM器件StratixGX器件支持四类SRAM器件的接口 一一双数据率(DDR)、四数据率(QDR)、QDRII 和零总线转换(ZBT)、速率高达668MbpsoDRAM器件StratixGX器件支持三类高速同步DRAM (SDRAM)接口一一单数据率SDR SDRAM). DDR SDRAM和快速循环(FCRAM)、速率高达400Mbps.大I/O带宽支持差分I/O源同步

43、电路支持LVDS、LVPECL. 3. 3V PCML和HyperTransport的差分I/O标准。支持单端I/OStratixGX器件支持大带宽单端I/O接口标准如SSTL.HSTL.GTL.GTL+.CTT和PCI-X. 满足现今高性能系统的需求。支持片内热插拔和上电顺序热插拔和 上电顺序提供了健全的片内热插拔和上电顺序支持.确保了器件独立于上电顺序正常工作“该特 性也在上电之前和之中，保护了器件和三态高速收发器和一般I/O缓冲，使得Stratix GX器件成为多电源系统和需要高可用性和冗余度的系统的理想方案。远程系统升级能力远程系统升级Stratix GX器件具有远程系统升级能力.允许

44、从远程安全可靠地无差错地升级系统，嵌入式处理器Nios' II系列嵌 入式处理器Stratix GX器件的高级架构特性结合Nios II嵌入处理器核.能够提供无与伦比的处 理能力，满足网络、电信、DSP应用、大存储和其它大带宽系统的需求.使用高性能的 Nios II核.能够在Stratix GX器件上达到超过150 DM IPS的性能。系统应用Strat ix GX应用是一些市场上背板和芯片至芯片应用中高速通信的理想选择桥接应用为桥接不同的高速通信协议和完全适应高噌值专用功能提供了理想的解决方案.交换结构应用Stratix GX器件具有多达20个3. 125Gbps通道，高性能的可编程

45、逻辑和Tri Matrix 存储器，是灵活的交换结构方案=这在FPGA市场上独一无二的。基站收发器应用Stratix GX器件具有高性能数字信号处理(DSP)块，TriMatrix存储块和高性能I/O 电路，结合可编程逻辑结构，为基站收发器卡提供了最优的解决方案HDTV视频StratixGX器件支持HD-SDI标准和多收发器通道，是HDTV视频产品应用的灵活方案.Stratix GX器件各型号的特性FeatureEP1SGX10CEP1SGX10DEP1SGX25CEP1SGX25DEP1SGX25FEP1SGX40DEP1SGX40GLEs10.57025,66041,250Transcei

46、ver channels4,84, 8, 16& 20Source-synchro nous cha nnels223945M512 RAM blocks (3218 bits)94224384M4K RAM blocks (128 36 bits)60138183M-RAM blocks (4K144 bits)124Total RAM bits920.4481.944.5763.423,744Digital signal processing (DSP) blocks61014Embedded multipliers (1)4880112PLLs448Stratix GX器件的封装

47、与最大I/O数Device672-Pin FineLineBGA1,020-Pin FineLineBGAEP1SGX10C366EP1SGX10D366EP1SGX25C462EP1SGX25D462614EP1SGX25F614EP1SGX40D638EP1SGX40G638Stratix QX适合的配器件配置器件器件数量EP1SGX10CEP1SGX10DEP1SGX25CEP1S25DEP1SGX25FEP1SGX40DEP1SGX10GEPC23355588EPC411N/AN/AN/AN/AN/AEPCS1111111EPC161111111Stratix I I 系列Strati

48、x' II器件系列将FPGA性能推向了新高度.该系列是业界最快、密度最高的FPGA。Stratix II器件 构建在新的创新性逻辑结构上.比第一代Stratix FPGA平均超岀5（A的性能，且逻辑容虽多岀两倍Stratix II器件扩展了FPGA设计的适用范围.使设计人员能够实现当今高级系统所需的高性能要求，而不必采用成 本高的ASIC进行开发：基于获奖的Stratix器件系列体系结构，Stratix II器件具有多种强大的系统级功能 以及重要的改进和新特性。Stratix II FPGA采用TSMC的90nm低k绝缘工艺技术.在300nw圆晶片上制造Stratix II器件以创新和

49、高 效的逻辑结构，将性能发挥到了极致消耗更少的资源.并且对前代体系结构完全后向兼容。该逻辑结构 将器件密度增加到了前所未有的等级.高达180K等价逻辑单元（LE）以及9 Mbits of RAM,比前代FPGA成本 明显降低.Stratix II器件的特性功能说明结构性能和效率最快的FPGA性能Stratix II器件采用最尖端的90nm技术.具有无可匹敌的容屋和逻辑效率。新的逻辑 结构，革新性的特性如数字信号处理DSP）块和Tri Matrix 存储器.以及健全的设计 软件工具提供业界迄今最快的FPGA.容呈和逻辑效率具有多达180K等效逻辑单元（LE）和9Mbit的嵌入存储器.是业界容星最

50、大的FPGA.Stratix II FPGA是基于革新性逻辑架构能产品.和以往的产品系列相比平均性能提高 50%,逻辑利用率降低25汕高性能架构高性能的Stratix II器件架构除了具有革新性逻辑结构之外，还包括速度优化的互连 结构和极高效的时钟网络.它们连接LE. TriMatrix-存储块、DSP块、锁相环（PLL） 和I/O单元（I0E）实现最大系统性能"Stratix II及Stratix 器件 的差别Stratix II架构是业界最快的FPGA架构，在极其成功的Stratix架构之上提供了先逬 的功能，而且还具有其它功能如新的逻辑结构、带动态相位训整（DPA）电路的源同步

51、 信号和采用配貰比特流加密技术的设计安全技术.源同步倍号.高I/O带夷和高速接口源同步信号I/O标准Stratix II器件具有152个接收机和156个发送机通道支持高达1Gbps数据传送速率 的源同步信号。Stratix II DPAStratix II器件具有嵌入DPA电路消陰了使用源同步信号技术长距离传送倍号时由 偏移引发的相位对齐问题从而简化了印刷电路板（PCB ）布局差分I/O支持Stratix II FPGA支持高达IGbps的高速差分I/O信号满足新兴接口包括LVDS.LVPECL 和Hyper Transport标准的高性能需求.Stratix 11 器件中的单端I/O标准Stratix II器件支持现今对系统需求很严格的大带宽、单娱I/O接口标准（SSTL、HSTL、 PCI和PCI-X）的需求。源同步协议Stratix II器件支持多种高速接口标准（SPI-4.2. SFI-4、10G以太网XSBI、 Hyper Transport. RapidlO"、NPSI以及UTOPIA IV）,具有高度的灵活性和快速的面市 时间。设计安全设计