实验5数字锁相环与位同步

1、实验五 数字锁相环与位同步 1. 掌握数字锁相环工作原理。 2. 掌握用数字环提取位同步信号的原理及对信息代码的要求。3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 一、 实验目的1. 观察数字环的失锁状态、锁定状态。2. 观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。3. 观察数字环位同步器的同步保持时间与固有频差之间的关系。二、实验内容 锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的;此外，环路组成部件也全用数字电路实现，故而这种

2、锁相环就称之为全数字锁相环(简称DPLL)。 数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率与所需频率十分接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掉一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。三、基本原理全数字锁相环的基本工作过程如下：(1) 设输入信号 Ui(t) 和本振信号（数字压控振荡器输出信号）Uo(t) 分别是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴

3、相器的输出是一个与两者间的相位差成比例的电压Ud(t)。(2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压Uc(t) 加到数字压控振荡器的输入端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生变化。只要环路设计恰当，则这种变化将使本振信号Uo(t) 的频率与数字鉴相器输入信号Ui(t) 的频率一致。(3)最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压 （忽略高频分量），数字环路滤波器的输出也是一个直流电压，

4、DCO的频率也将停止变化，这时，环路处于“锁定状态”。 据通信双方的计算机在时钟频率上存在差异，而这种差异将导致不同的计算机的时钟周期的微小误差。尽管这种差异是微小的，但在大量的数据传输过程中，这种微小误差的积累足以造成传输的错误。因此，在数据通信中，首先要解决的是收发双方计算机的时钟频率的一致性问题。一般方法是，要求接收端根据发送端发送数据的起止时间和时钟频率，来校正自己的时间基准和时钟频率，这个过程叫位同步。可见，位同步的目的是使接收端接收的每一位信息都与发送端保持同步。目前实现位同步的方法主要有外同步法和自同步法两种： 1、外同步法。外同步的方法是，发送端发送数据之前先发送同步时钟信号，

5、接收方用这一同步信号来锁定自己的时钟脉冲频率，以此来达到收发双方位同步的目的； 2、自同步法。接收方利用包含有同步信号的特殊编码（如曼彻斯特编码）从信号自身提取同步信号来锁定自己的时钟脉冲频率，达到同步目的。本实验使用数字信源单元和位同步单元。 1、熟悉位同步单元工作原理。将数字信源单元的NRZ-OUT用信号连线连接到位同步单元的S-IN点，接通实验箱电源。调整信源模块的K1、K2、K3开关，使NRZ-OUT的连“0”和连“1”个数较少。 2、观察数字环的锁定状态和失锁状态。将示波器的两个探头分别接数字信源单元的NRZ-OUT和位同步单元的BS-OUT，调节位同步单元上的可变电容C2，观察数字

6、环的锁定状态和失锁状态。锁定时BS-OUT信号上升沿位于NRZ-OUT信号的码元中间且在很小范围内抖动；失锁时，BS-OUT的相位抖动很大，可能超出一个码元宽度范围，变得模糊混乱。四、实验步骤 3、观察位同步信号抖动范围与位同步器输入信号连“1”或连“0”个数的关系。调节可变电容使环路锁定且BS-OUT信号相位抖动范围最小（即固有频差最小），增大NRZ-OUT信号的连“0”或连“1”个数，观察BS-OUT信号的相位抖动变化情况。 4、观察位同步器的快速捕捉现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。 先使BS-OUT信号的相位抖动最小，按一下复位键，观察NRZ-OUT与BS-OUT信号的之间的相位关系变化快慢情况，再按一下复位键，观察快速捕捉现象（位同步信号BS-OUT的相位一步调整到位）。再微调位同步单元的可变电容C2（即增大固有频差）当BS-OUT相位抖动增大时按一下复位键，观察NR