微机原理与单片机应用课件：第8章 并行接口和串行接口

1、微型计算机原理及应用第第8章章 输入输入/输出接口输出接口8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.1 输入/输出接口的交换信号n数字量n模拟量n开关量n脉冲量8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n无条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8

2、.1.2 输入/输出的控制方式n中断控制方式DQR8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式nDMA控制方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n输入/输出处理机控制方式n最大工作模式、IOP（8089）8.2 并行通信与并行接口并行通信与并行接口两种基本的数据传送方式:计算机中：串行数据传送方式和并行数据传送方式。计算机中：串行数据传送方式和并行数据传送方式。在通信中：则称为串行通信和并行通信。在通信中：则称为串行通信和并行通信。n串行数据传送方式串行数据传送方式 不同权值的数据位在单条一位

3、宽的传输线上按时间先不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地传送。后一位一位地传送。n并行数据传送方式并行数据传送方式 不同权值的数据位在多条并行传输线上同时传送。不同权值的数据位在多条并行传输线上同时传送。 8.2 并行通信与并行接口并行通信与并行接口n8.2.1 8.2.1 并行通信并行通信n8.2.2 8.2.2 并行接口并行接口并行接口连接外部设备的示意图并行接口技术概述并行接口技术概述n并行接口：并行接口：实现并行传送的接口就是并行接口。实现并行传送的接口就是并行接口。并行传送的特点并行传送的特点: : 在同样的时钟速率下其传送速率高，但远距离传送成本较高。在同样的

4、时钟速率下其传送速率高，但远距离传送成本较高。适用场合适用场合：传输速率要求高，而传输距离较近的场合。传输速率要求高，而传输距离较近的场合。 并行输入口并行输入口并行接口类型并行接口类型: 并行输出口并行输出口 并行输入并行输入/输出口输出口 简单并行接口简单并行接口 例如例如:可用锁存器可用锁存器/驱动器驱动器74LS244或或74LS373等构等构成简单并行输入或输出接口，用成简单并行输入或输出接口，用74LS245等可构成双等可构成双向并行接口。向并行接口。并行接口的硬件实现并行接口的硬件实现可编程并行接口芯片可编程并行接口芯片 例如例如: 通用可编程并行接口芯片有通用可编程并行接口芯片

5、有8155A/8156A、8255A等。等。 简单并行接口简单并行接口 用用I/O写信号作锁存控制写信号作锁存控制可编程并行接口的典型硬件结构可编程并行接口的典型硬件结构8.3 可编程并行接口芯片可编程并行接口芯片8255A 1. 8255A的内部结构的内部结构 A A端口端口 B B端口端口 四个端口寄存器：四个端口寄存器：C C端口端口 控制端口控制端口 两组控制电路两组控制电路82558255A A内部结构：一个数据总线缓冲器内部结构：一个数据总线缓冲器 一个读一个读/ /写控制逻辑电路写控制逻辑电路数据总线数据总线缓冲器缓冲器读读/写写控制逻辑控制逻辑CSRESETA1RDWRPC7P

6、C4PB7PB0PA7PA0端口端口A端口端口B数据数据总线总线 B组组控制控制A0 A组组控制控制端口端口C上半部分上半部分端口端口C下半部分下半部分PC3PC0图图8.2 82558.2 8255A A的内部结构框图的内部结构框图 端口端口A：8位双向位双向I I/O O口。口。 输入锁存、输出锁存输入锁存、输出锁存/缓冲。缓冲。 工作在方式工作在方式 ：0、1、2；（1）三个输入）三个输入/输出端口输出端口端口端口B：8位双向位双向I/O口。口。 输入锁存、输出锁存输入锁存、输出锁存/缓冲。缓冲。 工作在方式工作在方式 ：0、1；（1）三个输入）三个输入/输出端口输出端口(续续)端口端口

7、C: 8位双向位双向I/O口。口。 输入不锁存、输出锁存。输入不锁存、输出锁存。 工作在方式工作在方式 ：方式：方式0和按位置位和按位置位/复位方式。复位方式。另外：另外：当端口当端口A、B工作在方式工作在方式1和端口和端口A工作在方工作在方式式2时，时，C口作为联络信号使用。故将端口口作为联络信号使用。故将端口C分为上分为上C口（口（PC7PC4）和下和下C口（口（PC3PC0），），分别分别由由A、B口两组控制电路控制。口两组控制电路控制。 A组控制：控制组控制：控制PA7PA0和和PC7PC4（2）两组控制电路：）两组控制电路： B组控制：控制（组控制：控制（PB7PB0和和PC3PC0

8、 CPU通过通过8255A输入的数据输入的数据 CPU通过通过8255A输出的数据输出的数据（3）数据总线缓冲器：）数据总线缓冲器：传送的信息传送的信息 CPU写给写给8255A的控制字的控制字 CPU从从8255A读入的状态字读入的状态字状态字由状态字由C口读入，反映方式口读入，反映方式1和和2的中断允许及联络信号情况的中断允许及联络信号情况（4）读）读/写控制电路写控制电路: 接收接收CPU来的地址和控制信号，控制来的地址和控制信号，控制8255A完成读写操作完成读写操作 。 2. 8255A的引脚信号的引脚信号 8255A是一个是一个40引引脚双列直插的集成芯片脚双列直插的集成芯片其引脚

9、分为五类：其引脚分为五类：1、数据线、数据线2、地址线、地址线 3、控制线、控制线 4、I/O端口线端口线5、电源与地线、电源与地线8255APA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3图图8.3 8255A引脚图引脚图 8255A的引脚信号的引脚信号（1）数据线）数据线 D7D0：双向三态。双向三态。用于传送用于传送:CPU从从8255A各端口读入的数据各端口读入的数据;CPU向向8255A各端口写出的数据各端口写出的数

10、据;CPU从从8255A各端口读入的状态各端口读入的状态;CPU向向8255A写出的控制字。写出的控制字。8255A的引脚信号的引脚信号（2）地址线）地址线A1、A0：输入。输入。用于寻址用于寻址8255A内部各端口，内部各端口，A1、A0的不同状态与各的不同状态与各端口的对应关系如下：端口的对应关系如下：A1A0对应端口对应端口0 0 A口0 1 B口1 0 C口 1 1 控制口 （3）控制线）控制线n片选信号：片选信号：输入。用于选中输入。用于选中8255A芯片，低电平有效。芯片，低电平有效。n读信号：读信号：输入。连接微机总线输入。连接微机总线I/O读信号，用于控制读信号，用于控制825

11、5A 读操作，低电平有效。读操作，低电平有效。n写信号：写信号：输入。连接微机总线输入。连接微机总线I/O写信号，用于控制写信号，用于控制8255A 写操作，低电平有效。写操作，低电平有效。n复位信号复位信号RESET：输入。连接微机总线的输入。连接微机总线的RESET。用于使用于使 8255A复位，高电平有效。复位，高电平有效。（当（当RESET引脚上来一上升沿，且使其高电平维持一定时间时，引脚上来一上升沿，且使其高电平维持一定时间时，8255A所所有内部寄存器被清零，同时，有内部寄存器被清零，同时，3个数据端口被自动设置为输入端口。）个数据端口被自动设置为输入端口。）8255A的引脚信号的

12、引脚信号8255A的引脚信号的引脚信号（4）I/O端口线端口线PA7PA0：双向。端口A数据信号线。PB7PB0：双向。端口B数据信号线。PC7PC0：双向。端口C数据信号线。（5）电源与地线）电源与地线 Vcc：电源线，+5V。 GND：接地端。 8255A的控制信号和传输操作的对应关系的控制信号和传输操作的对应关系3. 8255A的编程的编程 在使用在使用Intel 8255A时，首先应根据需要对它进行初始时，首先应根据需要对它进行初始化编程，在工作过程中若需改变工作方式或数据传送方向等，化编程，在工作过程中若需改变工作方式或数据传送方向等，也必须对其编程。实际上对也必须对其编程。实际上对

13、8255A的编程十分简单，就是通的编程十分简单，就是通过过CPU向其控制端口写入相应控制字实现。向其控制端口写入相应控制字实现。l 工作方式选择控制字工作方式选择控制字 l 端口端口C置位置位/复位控制字复位控制字 8255A的的控制字控制字 :8255A的控制字（1）工作方式选择控制字）工作方式选择控制字n作用：规定作用：规定8255A I/O端口的工作方式和数据传端口的工作方式和数据传输方向。输方向。n格式：工作方式选择控制字的格式如图格式：工作方式选择控制字的格式如图8.7所示：所示： 图图8.7 8255A工作方式选择控制字的格式工作方式选择控制字的格式 1 1D D6 6D D5 5

14、D D4 4D D3 3D D2 2D D1 1D D0 0方式选择控制字方式选择控制字的标识位的标识位A A组方式选择组方式选择00-00-方式方式0 001-01-方式方式1 11 1X-X-方式方式2 2端口端口A:1-A:1-输入输入 0- 0-输出输出PCPC7 7PCPC 4 4 :1-:1-输入输入0-0-输出输出B B组方式选择组方式选择:0-:0-方式方式0 0 1- 1-方式方式1 1端口端口B:1-B:1-输入输入 0- 0-输出输出PCPC3 3PC0PC0 :1-:1-输入输入0-0-输出输出8255A工作方式选择控制字的格式工作方式选择控制字的格式8255A的的 三

15、种基本工作方式：三种基本工作方式：n方式方式0基本输入基本输入/输出方式。端口输出方式。端口A、B、C都可工都可工作在此方式。作在此方式。n方式方式1选通输入选通输入/输出方式，端口输出方式，端口A、B可以工作可以工作在此方式。端口在此方式。端口C作联络信号。作联络信号。n方式方式2双向输入双向输入/输出方式，只有端口输出方式，只有端口A可以工作可以工作在此种方式，端口在此种方式，端口C作为它的联络信号。作为它的联络信号。说明：说明：属于同一组的两个端口可以同时工作在输属于同一组的两个端口可以同时工作在输入或输出方式，也可以分别工作在输入或输出方入或输出方式，也可以分别工作在输入或输出方式，不

16、要求一定同为输入方式或同为输出方式。式，不要求一定同为输入方式或同为输出方式。 D7为标志位，必须为为标志位，必须为1，用来与，用来与C口置位口置位/复位复位控制字区别。控制字区别。8255A的的 三种基本工作方式：三种基本工作方式：8255A的控制字（2）端口端口C置位置位/复位控制字复位控制字n作用：将端口C某位置1或清零。n格式：端口C置位/复位控制字格式如图8.8所示。说明：说明： 8255A端口C的各位常作为控制位来使用，故使用该芯片的设计者可让端口C各位按位操作，即用置位/复位控制字单独设置。端口端口C置位置位/复位控制字格式复位控制字格式 图图8.8 端口端口C置位置位/复位控制

17、字格式复位控制字格式 1=1=置置1 10=0=置置0 00D7D6D5D4D3D2D1D0特征位，特征位，D7=0D7=0表示是表示是C C口按位口按位置位置位/ /复位控制字复位控制字无意义无意义选择设置位选择设置位D3 D2 D1设设置置位位0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC74.82554.8255A A的工作方式的工作方式 （1）方式）方式0：基本输入：基本输入/输出输出n方式方式0的工作特点的工作特点任何一个端口可作为输入口，也可作为输出口，各端口之间没有必然的联系。各个端口的输入或输出，可

18、以有16种不同的组合，所以可以适用于多种使用场合。 n方式方式0 0的输入的输入/ /输出时序输出时序W RC S,A1 ,A0数 据 有 效数 据 有 效D7D0tA WtW AtW DtW W输 出 数 据tW BtD W图图8.9 8255A方式方式0的输出时序的输出时序 （在使用（在使用OUT DX, AL指令时）指令时）n方式方式0的使用场合的使用场合方式方式0的使用场合有两种的使用场合有两种: 同步传送（即无条件传送）同步传送（即无条件传送） 查询式传送。（用户自己定义联络查询式传送。（用户自己定义联络信号）信号） （2）方式）方式1 ：选通输入：选通输入/输出输出n方式方式1的工

19、作特点的工作特点端口A、B均可工作在方式1，可作输入口或输出口。 如果8255A的端口A、B中只有一个工作于方式1，那么，端口C中就有3位被规定为配合方式1工作的信号，此时，另一个端口可以工作在方式0，端口C中的其他位也可以工作在方式0，作为输入或者输出。如果8255A的端口A、B都工作在方式1，那么，端口C中就有6位被规定为配合方式1工作的信号，剩下的2位，仍可作为输入或输出。当端口A工作在方式1并作为输入端口时： PC4-选通信号 输入端 PC5-输入缓冲区满信号输出端IBFA PC3 -中断请求信号输出端INTRA当端口B工作在方式1并作为输入端口时： PC2-选通信号 输入端 PC1-

20、输入缓冲区满信号输出端IBFB PC0 -中断请求信号输出端INTRB ASTBBSTBn方式方式1输入时，有关信号的规定和输入时序输入时，有关信号的规定和输入时序8255A方式方式1输入对应的联络信号输入对应的联络信号 1111/00111111111/00D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A组工作方式1输入的控制字B组工作方式1输入的控制字A组和B组都工作于方式1输入的控制字方式1方式1端口A为输入PC6,PC7:1=输入,0=输出端口B为输入PC6,PC7:1=输入,0=输出RDRDINTEAINTEBPC4PC5PC3PC7

21、PC6PA7PA0STBBIBFBINTRBI/OPC2PC1PC0STBAIBFAINTRA图图8.10中断允许中断允许中断允许中断允许方式方式1n各控制信号各控制信号的作用的作用 （Strobe) ：选通信号输入端，低电平有效。作用：将外设送来的数据，选通到8255A某端口。IBF（Input Buffer Full)：缓冲器满信号，高电平有效。作用： 8255A输出的状态信号，当它有效时，表示当前已有一个新的数据在输入缓冲器中，此信号一般供CPU查询用，也可作为送给外设的回答信号。STBINTR（Interrupt Request)：8255A送住CPU的中断请求信号，高电平有效。作用：

22、当输入缓冲器满信号已为高电平时，8255A会向CPU发出中断请求信号，即将INTR端置为高电平。方式方式1(续续)INTE(Interrupt Enable)：中断允许信号，是控制中断允许或中断屏蔽的信号。作用：屏蔽或允许中断。（INTE没有外部引出端，它是由软件通过对C口的置1指令或置0指令来实现对中断的控制的。） 对PC4置1，则使A端口处于中断允许状态 对PC4置0，则使A端口处于中断屏蔽状态 对PC2置1，则使B端口处于中断允许状态 对PC2置0，则使B端口处于中断屏蔽状态在在执执行行输输入入指指令令之之前前设设置置n方式方式1的输入时序的输入时序 S T BI B FI N T RR

23、 D从 外 设 来 的输 入 数 据1234tp stp htR I TtS I TtR I BtS I BtS T图8.11 8255A方式1输入时序 当端口A工作在方式1并作为输出端口时PC7-输出缓冲器满信号 输出端PC6-外设接收数据后的响应信号 输入端PC3 -中断请求信号INTRA输出端当端口B工作在方式1并作为输出端口时PC1 -输出缓冲器满信号 输出端PC2 -外设接收数据后的响应信号 输入端PC0 -中断请求信号INTRB输出端。 AOBFAACKBOBFBACKn方式方式1输出时，有关信号的规定和输出时序输出时，有关信号的规定和输出时序图图8.12 8255A方式方式1输出

24、对应的控制信号输出对应的控制信号 1111/00110D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0方式1方式1端口A为输出PC4,PC51=输入,0=输出端口B为输出INTEAINTEBPC6PC7PC3PC5PC4PA7PA0INTRBI/OPC2PC1PC0ACKAOBFAINTRAACKBOBFBPB7PB0WRWR0 （Output Buffer Full)：输出缓冲器满信号，低电平有效。 当 有效时，表示CPU已经向指定的端口输出了数据，所以是8255A用来通知外设取走数据的信号。 （Acknowledge)：外设响应信号，低电平有效。 当 有效时，表明CPU通过

25、8255A输出的数据已送到外设。INTR（Interrupt Request)：中断请求信号，高电平有效。 当输出设备从8255A端口中提取数据，从而发出 信号后，8255A便向CPU发新的中断请求信号，以便CPU再次输出数据。OBFOBFACKACKACK方式方式1 INTE（Interrupt Enable)：中断允许信号。与端口A、B工作在方式1输入情况时INTE的含义一样 PC6为1，则使端口A的INTE为1， PC6为0，则使端口A的INTE为0。 PC2为1，使端口B的INTE为1， PC2为0，则使端口B的INTE为0。 在在执执行行输输出出指指令令之之前前设设置置方式方式1的输

26、出时序的输出时序 W RO B FI N T RA C K1234送 往 外 设 的 数 据数 据 有 效tW BtW I TtA KtA I TtA O B图8.13 8255A方式1输出时序 方式方式1的使用场合的使用场合 在许多采用中断方式进行输入在许多采用中断方式进行输入/输出的场输出的场合，如果外部设备能为合，如果外部设备能为8255A提供选通信号或提供选通信号或者数据接收应答信号，那么，常常使者数据接收应答信号，那么，常常使8255A的的端口工作于方式端口工作于方式1。用方式。用方式1工作比用方式工作比用方式0更更加方便有效。加方便有效。 n方式方式2工作时的控制信号和状态信号工作

27、时的控制信号和状态信号输入：PC4 - ；PC5 - IBFA输出：PC6 - ；PC7 -中断请求： PC3 - INTRA（3）方式）方式2 : 双向选通输入双向选通输入/输出输出n方式方式2的工作特点的工作特点方式2只适用于端口A。 端口A工作于方式2 时，端口C用5个数位自动配合端口A提供控制信号和状态信号。 AOBFAACKASTB8255A方式方式2的控制信号的控制信号 1D7D6D5D4D3D2D1D0INTE1INTE2STBAPC7PC6ACKAOBFA1PC2PC0PC4PC5PC2PC0INTRAIBFAI/OPA7PA0PC3端口A方式B组方式0=方式01=方式11=输

28、入0=输出端口B1=输入0=输出WRRD图8.14 8255A方式2的控制信号 用用PC0、PC1、PC2各控制信号和状态信号的含义各控制信号和状态信号的含义INTRA（Interrupt Request):中断请求信号，高有效。输入输出时，当一个动作完成而要进入下一下动作时，8255A都通过这一引腿向CPU发出中断请求信号。 （Strobe)：外设供给8255A的选通信号，低有效。此信号将外设送到8255A的数据打入输入锁存器。IBFA（Input butter full)：这是8255A送往CPU的状态信息，表示当前已有一个新的数据送到输入缓冲器中，等待CPU取走。IBFA可以作为供CPU

29、查询的信号。 (Output Buffer Full)：输出缓冲器满信号，由8255A送给外设的状态信号，低有效，表示CPU已经将一个数据写入8255A的端口A，通知外设将数据取走。 （AcknowledgeAcknowledge）：）：外设对 信号的响应信号，低有效，它使8255A的端口A的输出缓冲器开启，送出数据。否则，输出缓冲器处于高阻状态。AACKASTBAOBFAOBF INTE1（Interrupt Enable): 输出中断允许信号。输出中断允许信号。 PC6为为1，则，则INTE1为为1，允许输出中断；，允许输出中断； PC6为为0，则，则INTE1为为0，禁止，禁止输出中断。

30、输出中断。 INTE2（Interrupt Enable)：输入中断允许信号。输入中断允许信号。 PC4为为1，则，则INTE2为为1，允许输入中断；，允许输入中断； PC4为为0，则，则INTE2为为0，禁止，禁止输入中断。输入中断。8255A方式方式2的中断允许信号的中断允许信号 8255A方式方式2的时序的时序 WROBFAINTRWRACKASTBAIBFA外 设 数 据 线输 入 数 据 有 效输 入 数 据 有 效123487469tAOBtWORtSTtSTBtPStADtKDtPH图8.15 8255A方式2的时序 RD输出数据有效方式2的使用场合 方式2是一种双向工作方式，如

31、果一个并行外部设备既可以作为输入设备，又可以作为输出设备，并且输入输出的动作不会同时进行，那么，将这个外设和8255A的端口A相连，并使它工作在方式2，就会非常合适。 图图8.16 8255A用作并行打印机接口用作并行打印机接口 8088CPU系 统PC总 线RESETIORIOWA1A0RESETA1A0RDWRCSC0D7D060H63H8255AC7STBBUSY打 印 机A7A0D7D08088CPU系 统PC总 线RESETIORIOWA2A1RESETA1A0RDWRCSC6D7D0C0HC6H8255AC0STBACK打 印 机A7A0D7D0C7OBF未 用IRQ2C3 用用8

32、255A作为并行打印机接口，如图作为并行打印机接口，如图8.16所示，端口所示，端口A作为数据输出口，作为数据输出口，端口端口C作为联络信号，端口作为联络信号，端口B及端口及端口C其余其余I/O线未使用，它们可设定为输入也线未使用，它们可设定为输入也可设定为输出。可设定为输出。5.5.8255A的应用的应用 查询方式中断方式也可以用也可以用C780868.4 串行通信与串行接口串行通信与串行接口 n8.2.1 串行通信概述 n8.2.2 可编程串行接口芯片8251A n8.2.3 微机系统中的串行接口及其应用 8.4.1 串行通信概述串行通信概述n串行通信串行通信就是不同权值的数据位在单条一位

33、宽的传输线上按就是不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地进行传送。时间先后一位一位地进行传送。n对于长距离、低速率的通信，串行方式往往是唯一的选择。对于长距离、低速率的通信，串行方式往往是唯一的选择。现成的公共电话网一直是最通用的长距离通信介质。它虽然现成的公共电话网一直是最通用的长距离通信介质。它虽然是为传输声音信号而设计的，但利用调制解调技术，可使现是为传输声音信号而设计的，但利用调制解调技术，可使现成的电话系统成为实用的串行数据通信的媒体。成的电话系统成为实用的串行数据通信的媒体。 1.1.串行通信常用术语和基本概念串行通信常用术语和基本概念 n（1）单工、半双工和全

34、双工）单工、半双工和全双工 （c） 全 双 工（b） 半 双 工（a） 单 工/数 据 流数 据 流AB接 收 器发 送 器发 送 器接 收 器发 送 器接 收 器接 收 器发 送 器BA接 收 器BA发 送 器数 据 流图8.21 单工、半双工和全双工数据通路 串行通信常用术语和基本概念串行通信常用术语和基本概念n（2）数据传输率）数据传输率 n比特率比特率: : 数据传输率即通信中每秒传输的二进制数位数（比特数），也称比特率，单位bps（bit per second）。n波特率波特率: : 也称调制速率，是指传输信息的电信号（符号）的速率，即每秒钟传输的电信号数。 若每个符号所含信息量为1

35、比特，则波特率等于比特率。若每个符号所含信息量不等于1比特，则波特率不等于比特率。在计算机中 ，每个符号所含信息量刚好等于1比特。于是就造成了波特率与每秒传输二进制位数这两者的吻合。因此，在计算机数据传输中人们常将比特率称为波特率。串行通信常用术语和基本概念串行通信常用术语和基本概念n（3）发送时钟和接收时钟）发送时钟和接收时钟n发送器使用的时钟信号称为发送时钟发送时钟，n接收器使用的时钟信号称为接收时钟接收时钟。n作用：在串行通信中，发送器需要用一定频率的时钟信号来决定发送的每一位数据所占用的时间长度。接收器也需要用一定频率的时钟信号来检测每一位输入数据。 串行通信所传送的二进制数据序列在发

36、送时是以发送时钟作为数据位的划分界限，在接收时是以接收时钟作为数据位的检测和采样定时的。串行通信常用术语和基本概念串行通信常用术语和基本概念n数据的收发过程数据的收发过程数据的发送过程：数据的发送过程：写数据到发送器的数据输出寄存器写数据到发送器的数据输出寄存器 在发送时钟的在发送时钟的脉冲信号作用下将数据装入并入串出移位寄存器脉冲信号作用下将数据装入并入串出移位寄存器 在发送时钟控制在发送时钟控制下，把移位寄存器中的数据串行逐位移出到串行输出线上。下，把移位寄存器中的数据串行逐位移出到串行输出线上。每个数据位每个数据位的时间间隔由发送时钟周期来划分。的时间间隔由发送时钟周期来划分。数据的接收

37、过程是：数据的接收过程是：在接收时钟的控制下，每隔一定时间采样一个数据位在接收时钟的控制下，每隔一定时间采样一个数据位 按时钟节拍将数据依次移入接收器中的串入并出移位寄存器按时钟节拍将数据依次移入接收器中的串入并出移位寄存器 在接在接收时钟的脉冲信号作用下将数据装配到数据输入寄存器收时钟的脉冲信号作用下将数据装配到数据输入寄存器 CPU读取读取数据并存入系统存储器中。数据并存入系统存储器中。串行通信常用术语和基本概念串行通信常用术语和基本概念n（4）波特率因子）波特率因子 n收发时钟频率与波特率之间存在的比例系数就称为波特率波特率因子因子。n波特率=收发时钟频率/波特率因子n当发送（或接收）时

38、钟频率一定时，通过选择不同的波特率因子（1、16、64），即可得到不同的波特率。n可见：波特率因子就是对时钟频率进行分频，从而得到波特率的分频系数。n（5）串行通信的同步方式：异步方式与同步方式）串行通信的同步方式：异步方式与同步方式 n为使发、收信息准确，发、收两端的动作必须相互协调配合 ，我们将这种协调发送和接收之间动作的措施称为“同步”。数据传输的同步方式有以下两种： 异步方式异步方式 、同步方式同步方式 v异步方式异步方式 使用起止位进行同步异步方式又称起止同步方式。 异步通信方式是把一个字符看作一个独立的信息单元，字符与字符之间的传输间隔是任意的。而每一个字符中各位是以固定的时间传送

39、的。串行通信常用术语和基本概念串行通信常用术语和基本概念n传输单位：传输单位：字符。n实现方法：实现方法：在字符两端加上起始位和停止位。n收发时钟：收发时钟：可以没有共同的时钟，收发双方各自采用自己的时钟。n传输数据格式：传输数据格式：见下页。n优点：优点：实现较容易，技术较简单。n缺点：缺点：传输效率较低。n适用场合：适用场合：传输数据量较少、传输速率要求不高的场合。串行通信常用术语和基本概念串行通信常用术语和基本概念n串行异步传输数据格式：串行异步传输数据格式： 1位起始位（规定为0），58位数据位，1位奇偶校验位和1位（1.5位或2位）停止位（规定为1）。 图8.22 串行异步传输数据格

40、式 停止位奇偶位5-8位 数 据 位起始位空 闲 位第 （ 1） 个 字 符高 位低 位空 闲 位第个 字 符 （ 一 帧 ）/0/0/0/0/0/0/0/0/0/0校验位停止位22串行通信常用术语和基本概念串行通信常用术语和基本概念v同步方式同步方式 使用同步字符进行同步使用同步字符进行同步 要求对传送数据的每一位都必须在收、发两端要求对传送数据的每一位都必须在收、发两端严格保持同步，即所谓严格保持同步，即所谓“位同步位同步”。因此，在同步方。因此，在同步方式中，收、发两端需用同一个时钟源作为时钟信号。式中，收、发两端需用同一个时钟源作为时钟信号。 同步方式传送的字符没有起始位和停止位，它同

41、步方式传送的字符没有起始位和停止位，它不是用起始位表示字符的开始，而是用被称之为同步不是用起始位表示字符的开始，而是用被称之为同步字符的二进制序列来表示数据发送的开始。字符的二进制序列来表示数据发送的开始。 串行通信常用术语和基本概念串行通信常用术语和基本概念n传输单位：传输单位：数据块数据块n实现同步方法：实现同步方法：在一组字符前加上一字节或二字节的在一组字符前加上一字节或二字节的 同步字符同步字符n收发时钟：收发时钟：严格相同的时钟信号严格相同的时钟信号n传输数据格式：传输数据格式：见下页见下页n优点：优点：传输效率较高传输效率较高n缺点：缺点：实现较困难，技术较复杂实现较困难，技术较复

42、杂n适用场合：适用场合：数据量大、速度要求较高的场合。数据量大、速度要求较高的场合。串行通信常用术语和基本概念串行通信常用术语和基本概念n同步传输数据格式：同步传输数据格式：同步字符+若干字节数据。数据同步字符同步字符SYN2SYN1图8.23 串行同步通信信息格式 串行通信常用术语和基本概念串行通信常用术语和基本概念n （6）差错校验）差错校验 为保证信息传输的正确性，必须对传输的数据信息的差错为保证信息传输的正确性，必须对传输的数据信息的差错进行检查或校正，即差错校验。校验是数据通信中的重要环节进行检查或校正，即差错校验。校验是数据通信中的重要环节之一，常用的校验方法有下述两种。之一，常用

43、的校验方法有下述两种。 水平校验水平校验 奇校验：奇校验： 垂直校验垂直校验 水平垂直校验水平垂直校验n奇偶校验：奇偶校验： 水平校验水平校验 偶校验：偶校验： 垂直校验垂直校验 水平垂直校验水平垂直校验nCRCCRC校验（循环冗余校验）校验（循环冗余校验）串行通信常用术语和基本概念串行通信常用术语和基本概念n奇偶校验：奇偶校验：在所传输的有效数据位中附加冗余位（即检验位），利用冗余位的存在，使整个信息位（包括有效信息和校验位）中“1”的个数具有奇数或偶数的特性。这种利用信息位中“1”的个数奇偶性来达到校验目的的编码，称为奇偶校验码。 一个校验过程分为编码和解码编码和解码两个过程 。（以偶校验

44、为例）编码：编码：发送前，统计有效信息位中“1”的个数。若为奇数，则在附加的校验位处写“1”；若为偶数，则在校验位处写“0”，以使整个信息位“1”的个数为偶数。这一过程也称配校验位。 解码：解码：接收数据时，将接收到的整个信息位（包括校验位）经由专门的检测电路一道统计。若“1”的个数仍为偶数，就认为接收的数据是正确的；否则，表明有差错出现，应停止使用这个数据，需重新传送，或作其它的专门处理。串行通信常用术语和基本概念串行通信常用术语和基本概念nCRCCRC校验校验（Cyclic Redundancy Check）： 利用编码的原理，对所要传送的二进制码序列，按特定的规则产生相应的校验码（CRC

45、校验码），并将CRC校验码放在有效信息代码之后，形成一个新的二进制序列，将其发送出去；接收时，再依据特定的规则检查传输过程是否产生差错，如发现有错，可要求发送方重传，或作其它专门处理。 特点：特点： 它的编码效率高，校验能力强，对随机错码和突发错码（即连续多位产生错码）均能以较低的冗余度进行严格检错。而且它是基于整个数据块传输的一种校验方法，所以同步串行通信多采用CRC校验。 2.2.串行接口的基本结构与功能串行接口的基本结构与功能n（1）串行异步接口结构及功能串行异步接口结构及功能 CS接 收 时 钟串 行 数 据 输 入串 行 数 据 输 出发 送 时 钟输 入 移 位 寄 存 器输 入

46、移 位 寄 存 器系 统 时 钟输 出 缓 冲 寄 存 器控 制 逻 辑发 送 与接 收输 入 缓 冲 寄 存 器控 制 寄 存 器状 态 寄 存 器缓 冲 器数 据 总 线控 制信 号地 址译 码复 位写读中 断 请 求CS接 收 时 钟串 行 数 据 输 入串 行 数 据 输 出发 送 时 钟输 入 移 位 寄 存 器输 入 移 位 寄 存 器系 统 时 钟输 出 缓 冲 寄 存 器控 制 逻 辑发 送 与接 收输 入 缓 冲 寄 存 器控 制 寄 存 器状 态 寄 存 器缓 冲 器数 据 总 线控 制信 号地 址译 码复 位写读中 断 请 求典型的串行异步接口的基本结构CS接 收 时 钟

47、串 行 数 据 输 入串 行 数 据 输 出发 送 时 钟输 入 移 位 寄 存 器输 入 移 位 寄 存 器系 统 时 钟输 出 缓 冲 寄 存 器控 制 逻 辑发 送 与接 收输 入 缓 冲 寄 存 器控 制 寄 存 器状 态 寄 存 器缓 冲 器数 据 总 线控 制信 号地 址译 码复 位写读中 断 请 求接收数据流发送数据流出串行异步接口包括串行异步接口包括：n输出缓冲寄存器：输出缓冲寄存器：接收接收CPU写来的数据并保存。写来的数据并保存。n输出移位寄存器：输出移位寄存器：进行并进行并/串转换，并以设定的波特率将数据逐位移出。串转换，并以设定的波特率将数据逐位移出。 n输入移位寄存器

48、输入移位寄存器：以设定的波特率接收数据，并进行串以设定的波特率接收数据，并进行串/并转换。并转换。 n输入缓冲寄存器：输入缓冲寄存器：从输入移位寄存器接收并行数据，然后由从输入移位寄存器接收并行数据，然后由CPU读读取。取。 n控制寄存器：控制寄存器：接收接收CPU送来的控制字，由控制字的内容决定通信时的送来的控制字，由控制字的内容决定通信时的 传输方式以及数据格式等。传输方式以及数据格式等。 n状态寄存器：状态寄存器：用于存放各种状态标志信息，供用于存放各种状态标志信息，供CPU查询。查询。n控制逻辑电路：控制逻辑电路：接收接收CPU的控制信号，控制完成收的控制信号，控制完成收/发操作。发操

49、作。串行接口的基本结构与功能串行接口的基本结构与功能n（2）串行同步接口的基本结构与功能）串行同步接口的基本结构与功能 接收时钟串行数据输出发送器时钟串行数据输入同步IRQ888发生器CRC检验器CRC分离器时钟模式同步检测器同步寄存器输出移位寄存器输入移位状态控制数据总线其他总线信号接收FIFOFIFO发送8.4.2 可编程串行接口芯片可编程串行接口芯片8251A 1. 1.通用同步通用同步/异步接收异步接收/发送器发送器USART（USART是是Universal Synchronous Asynchronous Receiver/Transmitter的缩写）的缩写）（1 1）基本结构和

50、功能）基本结构和功能接收部分：接收部分：异步方式时，能把接收到的数据去掉起始位、停止位，检查有无奇偶错，然后经过移位寄存器变为并行格式后，送至接收缓冲器，以便CPU用输入指令（IN指令）取走；同步方式时，能够自动识别同步字符和接收数据块。发送部分：发送部分：能接收并暂存由CPU并行输出的数据。在异步方式时，通过移位寄存器变为串行数据格式并添加上起始位、奇偶校验位及停止位，由一条数据线发送出去；在同步方式时，能自动插入同步字符并发送数据块。 通用同步通用同步/异步接收异步接收/发送器发送器USART（2）初始化 对于串行接口芯片，初始化程序通常要涉及以下几个方面的内容： n确定同步还是异步方式n

51、选择字符格式 n选定波特率因子n确定有关的命令位2.2.8251A的主要特性的主要特性 n（1）可进行同步异步接收/发送。n（2）波特率：064K（同步）；019.2K（异步）。n（3）全双工，双缓冲发送/接收。n（4）出错检测：具有奇偶、溢出和帧错误检测电路。n（5）全部输入/输出与TTL电平兼容，单一的+5V电源， 单相TTL电平时钟，28脚双列直插式封装。 3.3.8251A的编程结构的编程结构 图8.28 8251A的编程结构和外部连接 D7D0+5VRXDGNDVCCTXETXDDSRDTRCTSRTSSYNDETRXCTXCWRRDTXRDYRXRDYRESETCSC/DA0IO/

52、M控制总线数据总线地址总线延时串行输入串行输出时钟译码发送移位寄存器状态寄存器数据输出缓冲器数据输入缓冲器接收移位寄存器同步字符寄存器控制寄存器同步字符寄存器CLKTOE（可选）8286模式寄存器8251A的编程结构的编程结构8251A内部有：n1个数据输入缓冲器个数据输入缓冲器n1个数据输出缓冲器个数据输出缓冲器n1个发送移位寄存器个发送移位寄存器n1个接收移位寄存器个接收移位寄存器n1个控制寄存器个控制寄存器n1个状态寄存器个状态寄存器n1个模式寄存器个模式寄存器n2个同步字符寄存器。个同步字符寄存器。 共 9 个4.4.8251A的功能结构的功能结构 发送缓冲器数据总线缓冲器调制解调控制

53、电路DB读 / 写逻辑RESETCLKRDWRC/DCSDSRDTRCTSRTS发送控制电路接收缓冲器接收控制电路RxDTxDTxRDYTxETxCRxRDYRxCSYNDET接收接收/发送发送数据缓冲器、命令数据缓冲器、命令/状态缓冲器状态缓冲器8251A的功能结构的功能结构8251A由7个模块组成：n接收缓冲器接收缓冲器n接收控制电路接收控制电路n发送缓冲器发送缓冲器n发送控制电路发送控制电路n数据总线缓冲器数据总线缓冲器n读读/写控制逻辑电路写控制逻辑电路n调制调制/解调控制电路。解调控制电路。 n接收缓冲器接收缓冲器: : 对外的引脚为对外的引脚为RXD，它的功能就是从它的功能就是从R

54、XD引脚接收串行数据并引脚接收串行数据并按照相应的格式将串行数据转变成并行数据。可见，从功能上看，它对应于按照相应的格式将串行数据转变成并行数据。可见，从功能上看，它对应于编程结构图中的接收移位寄存器。编程结构图中的接收移位寄存器。 n接收控制电路接收控制电路: 配合接收缓冲器工作，它管理有关接收的所有功能，即：配合接收缓冲器工作，它管理有关接收的所有功能，即：n在异步方式下，芯片复位后先检测输入信号中的有效在异步方式下，芯片复位后先检测输入信号中的有效“1”，一旦检测到，一旦检测到，就接着寻找有效的低电平来确定启动位；在同异步方式下，检测同步字符就接着寻找有效的低电平来确定启动位；在同异步方

55、式下，检测同步字符等。等。n消除假启动干扰；消除假启动干扰；n对接收到的信息进行奇偶校验，并根据校验的结果建立相应的状态位。对接收到的信息进行奇偶校验，并根据校验的结果建立相应的状态位。n发送缓冲器发送缓冲器: 把来自把来自CPU的并行数据加上相应的控制信息，然后转变成串行数的并行数据加上相应的控制信息，然后转变成串行数据从据从TXD引脚发出。所以，从功能上看，它对应于编程结构图中的发送移位引脚发出。所以，从功能上看，它对应于编程结构图中的发送移位寄存器。寄存器。n发送控制电路发送控制电路: 配合发送缓冲器工作，它控制和管理所有与串行发送有关的功配合发送缓冲器工作，它控制和管理所有与串行发送有

56、关的功能。即在异步方式下，为数据加上起始位、校验位和停止位；在同步方式下，能。即在异步方式下，为数据加上起始位、校验位和停止位；在同步方式下，插入同步字符，在数据中插入校验位。插入同步字符，在数据中插入校验位。n数据总线缓冲器数据总线缓冲器: :用来把用来把82518251A A和系统数据总线相连，和系统数据总线相连，CPUCPU执行输入执行输入/ /输出指输出指令期间，由数据总线缓冲器发送和接收数据。此外，控制字、命令字和状令期间，由数据总线缓冲器发送和接收数据。此外，控制字、命令字和状态字也通过数据总线缓冲器传输。所以，从功能上看，数据总线缓冲器是态字也通过数据总线缓冲器传输。所以，从功能

57、上看，数据总线缓冲器是编程结构中数据输入缓冲器、数据输出缓冲器、控制寄存器和命令寄存器编程结构中数据输入缓冲器、数据输出缓冲器、控制寄存器和命令寄存器的综合。的综合。 n读读/ /写控制逻辑电路写控制逻辑电路: :用来配合数据总线缓冲器工作。即：用来配合数据总线缓冲器工作。即： 接收写信号，并将来自数据总线的数据或控制字写入接收写信号，并将来自数据总线的数据或控制字写入82518251A A； 接收读信号，并将数据或状态字从接收读信号，并将数据或状态字从82518251A A送往数据总线；送往数据总线；接收控制接收控制/ /数据信号，将此信号和读数据信号，将此信号和读/ /写信号结合起来通知写

58、信号结合起来通知82518251A A，当前读当前读/ /写的是数据还是控制字、状态字；写的是数据还是控制字、状态字； 接收时钟信号接收时钟信号CLKCLK，完成完成82518251A A的内部定时；接收复位信号的内部定时；接收复位信号RESETRESET，使使82518251A A处于空闲状态。处于空闲状态。 n调制解调控制电路调制解调控制电路: :用来简化用来简化82518251A A和调制解调器的连接。在进行远程通信时，和调制解调器的连接。在进行远程通信时，用调制器将串行接口送出的数字信号变为模拟信号，再发送出去，接收端则用调制器将串行接口送出的数字信号变为模拟信号，再发送出去，接收端则

59、用解调器将摸拟信号变为数字信号，再由串行接口送往主机。在全双工通信用解调器将摸拟信号变为数字信号，再由串行接口送往主机。在全双工通信情况下，每个收发站都要连接调制解调器。有了调制解调器电路，就提供了情况下，每个收发站都要连接调制解调器。有了调制解调器电路，就提供了一组通用的控制信号，使得一组通用的控制信号，使得82518251A A可以直接和调制解调器连接。可以直接和调制解调器连接。 5.82515.8251A A的接收和发送过程的接收和发送过程 n（1）异步接收方式）异步接收方式 检测检测RXD线上的低电平线上的低电平 确认起始位确认起始位 逐位接收数据逐位接收数据 进行串进行串/ /并转换

60、并转换 进行校验并去掉附加位进行校验并去掉附加位 装配到输入数据缓冲器装配到输入数据缓冲器 申请中断申请中断 CPU读取数据读取数据.n（2）异步发送方式）异步发送方式 收到中断请求收到中断请求 CPU写数据到输出写数据到输出数据缓冲器数据缓冲器 进行并进行并/ /串转换串转换 加上附加位加上附加位( (其始位、停止位、校验位）其始位、停止位、校验位） 从从TXDTXD线上逐位发送（低位在前）线上逐位发送（低位在前） 如 果 一 个 字 符 对 应 的 数 据 不 到 8位 ， 而 是 为 5、 6或 7位 ， 则 其余 的 位 数 被 设 置 为 0。*注 意 ：接 收 格 式RXDTXDD