数电ch门电路与组合逻辑电路实用教案

1、2、逻辑(lu j)赋值VH-1VL-0正逻辑体系VH-0VL-1负逻辑体系第1页/共56页第一页，共56页。3、高低电平获取(huq)方法开 关+5V5VVH1+5V0VVL0第2页/共56页第二页，共56页。 4、半导体器件的开关(kigun)特性 理想(lxing)开关开关打开(d ki)时：漏电流为零开关闭合时：导通电压为零，导通电阻为零I=0U=0，R=0开关动作在瞬时完成机械开关电子开关第3页/共56页第三页，共56页。1）二极管的开关(kigun)特性+5V+Vi-D+Vo-R1、 二极管导通：Vi=0V时，D正向导通，Vo=0.7V，相当于开关(kigun)闭合。2、 二极管截

2、止：Vi=5V时，D反向截止，Vo=5V，相当于开关(kigun)打开。第4页/共56页第四页，共56页。2）三极管的开关(kigun)特性1) 三极管截止(jizh)Vi=0V时,T截止(jizh),IB=0，IC0，VCEVcc，Vo=5V,三极管CE间相当于断开的开关。+5VRcRbT+Vi-+Vo-IBIC 2)三极管饱和(boh)导通Vi=ViH 时, IB =(Vi-0.7)/Rb,ICSVcc/Rc, IBS= ICS /，当IB IBS 时,三极管饱和(boh)导通VCE=VCES=0.2V，Vo=0.2V，三极管CE间相当于闭合的开关。第5页/共56页第五页，共56页。3）M

3、OS管的开关(kigun)特性+VDDRDRGT+Vi-+Vo-IGID1） MOS管截止Vi=0V时：VGSVGS(th)，MOS管工作(gngzu)在截止区，ID=0，MOS管DS间相当于断开的开关 Vo=VDD2） MOS管导通Vi=VDD时：VGSVGS(th)， VGDVGS(th)，MOS管工作(gngzu)于可变电阻区，RON1K，MOS管DS间相当于闭合的开关 Vo0V第6页/共56页第六页，共56页。分立元件门电路0.7V0.7V0.7V3.7V一、二极管与门第7页/共56页第七页，共56页。二、二极管或门0V2.3V2.3V2.3V第8页/共56页第八页，共56页。三、三极

4、管非门第9页/共56页第九页，共56页。第10页/共56页第十页，共56页。2.2 集成(j chn)逻辑门电路按集成度高低(god)可分为:双极型,如TTL门电路中规模(gum)集成电路(MSI):几百个大规模集成电路(LSI):几千个超大规模集成电路(VLSI):一万个以上按导电类型可分为:小规模集成电路(SSI): 100个以下MOS型 ,如CMOS门电路第11页/共56页第十一页，共56页。+5VYR4R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1B输出级输入级倒相级第12页/共56页第十二页，共56页。输入级倒相级 输出级0.3V3.4V RL+5VYR4

5、R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1B 接入负载后，由于(yuy)T5的截止，有电流从Vcc经R4流向每个负载门，这种电流称为拉电流。第13页/共56页第十三页，共56页。输入(shr)级倒相级输入(shr)级0.2V3.4V+5VYR4R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1BT4和D3截止，接入负载后，T5的集电极电流全部由外接负载门灌入，这种电流称为灌电流。第14页/共56页第十四页，共56页。图形符号第15页/共56页第十五页，共56页。在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为(chn w

6、i)线与。普通的TTL门电路不能进行线与。1集电极开路(kil)门（ OC门）二、其他(qt)类型的TTL门第16页/共56页第十六页，共56页。OC门主要(zhyo)有以下几方面的应用：（2）实现(shxin)电平转换如图示，可使输出高电平变为10V。（3）用做驱动(q dn)器。如图是用来驱动(q dn)发光二极管的电路。 （1）实现线与逻辑功能第17页/共56页第十七页，共56页。（1 1）三态输出门的结构及工作(gngzu)(gngzu)原理2三态输出(shch)门当EN=1时，G输出为0，T4、T3都截止(jizh)。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。当EN=0时

7、，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。使能端低电平有效使能端高电平有效第18页/共56页第十八页，共56页。三态门在计算机总线结构中有着(yu zhe)(yu zhe)广泛的应用。（b）组成双向总线(zn xin)，实现信号的分时双向传送。（2）三态门的应用(yngyng)（a）组成单向总线，实现信号的分时单向传送.第19页/共56页第十九页，共56页。1）电压(diny)传输特性1AY0V5V3.02.01.00.51.01.5VI/VVO/V0ACD EB当输入(shr)VIVI0.7V时，T5截止T4导通，但T2导通放大，输出VO线性下降当输入为1.4

8、V左右时，T5、T2导通，但T4截止，输出VO急剧下降为低电平。当输入继续升高，T5、T2导通，T4截止，输出VO为低电平不再变化。三、TTL门电路的特性参数TTL与非门接成非门时输出电压V0与输入电压VI之间的关系。第20页/共56页第二十页，共56页。2）输入(shr)端噪声容限3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）第21页/共56页第二十一页，共56页。3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY2

9、0 1 1 0 VOH（MIN）5V2.4VVIH（MIN）5V2.0V 如果遇到噪声信号（干扰）就会使得输入信号波动而上升或下降；由于输入高电平1不能下降到VIH（MIN）以下，所以输入高电平对噪声信号的干扰是有一定(ydng)的容忍限度的，称为高电平噪声容限。 高电平噪声容限VNH为： VNH= VOH（MIN）VIH（MIN） 例如：VNH=2.4V-2.0V=0.4V0VVIL（MAX） 0.8V第22页/共56页第二十二页，共56页。3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY21 0

10、 0 1 VOL(MAX)0.4V0VVIL(MAX)0.8V0V 如果遇到噪声信号（干扰）就会使得输入信号波动而上升或下降；同样由于输入低电平0不能升高到VIL（MAX）以上，所以输入低电平对噪声信号的干扰是有一定的容忍(rngrn)限度的，称为低电平噪声容限。 低电平噪声容限VNL为： VNL= VIL（MAX）VOL（MAX） 例如：VNL=0.8V-0.4V=0.4V2.0VVIH（MIN） 5V第23页/共56页第二十三页，共56页。逻辑门的负载能力用扇出系数来表示(biosh)。扇出系数N0指一个门电路能驱动同类门的最大数目。第24页/共56页第二十四页，共56页。四、TTL集成(

11、j chn)逻辑门电路系列产品 74系列、74H系列、74S系列、74LS系列、74AS系列、74ALS系列： 其中74H为高速(o s)系列， 74S为肖特基系列，均为高速(o s)系列， 74LS低功耗肖特基系列综合性能较好， 74AS系列、 74ALS系列为74LS系列的改进，前者功耗略大，后者功耗最小。 54系列与74系列具有完全相同的电路结构和电气特性，但54系列对温度和电源的要求更宽松。 74LS37、74LS54、74LS86、74LS138等第25页/共56页第二十五页，共56页。 逻辑关系：（设VDDVDD（VTN+|VTP|VTN+|VTP|），且VTN=|VTP|VTN=

12、|VTP|）（1 1）当Vi=0VVi=0V时，T2T2截止(jizh)(jizh)，T1T1导通。输出VOVDDVOVDD。（2 2）当Vi=VDDVi=VDD时，T2T2导通，T1T1截止(jizh)(jizh)，输出VO0VVO0V。一、CMOS反相器（非门）CMOS逻辑门电路是由N沟道(u do)MOSFET(T2)和P沟道(u do)MOSFET(T1)互补而成。第26页/共56页第二十六页，共56页。工作原理：（设两管的开启电压VTN=|VTP|VTN=|VTP|）（1 1）当C C接高电平VDDVDD，C C 接低电平0V0V时，若ViVi在0V0VVDDVDD的范围变化，至少有

13、一管导通，相当于一闭合开关，将输入传到输出，即Vo=ViVo=Vi。（2 2）当C C接低电平0V0V，C C 接高电平VDDVDD，ViVi在0V0VVDDVDD的范围变化时，TNTN和TPTP都截止(jizh)(jizh)，输出呈高阻状态，相当于开关断开。第27页/共56页第二十七页，共56页。CMOS双向模拟(mn)开关CC4016第28页/共56页第二十八页，共56页。三、CMOSCMOS逻辑门电路主要参数的特点（1 1）VOHVOH（minmin）=0.9VDD=0.9VDD； VOL VOL（maxmax）=0.01VDD=0.01VDD。所以CMOSCMOS门电路的逻辑摆幅（即高

14、低电平之差）较大。（2 2）阈值电压VthVth约为VDD/2VDD/2。（3 3）CMOSCMOS非门的关门电平VOFFVOFF为0.45VDD0.45VDD，开门电平VONVON为0.55VDD0.55VDD。因此(ync)(ync)，其高、低电平噪声容限均达0.45VDD0.45VDD。（4 4）CMOSCMOS电路的功耗很小，一般小于1 mW/1 mW/门；（5 5）因CMOSCMOS电路有极高的输入阻抗，故其扇出系数很大，可达5050。第29页/共56页第二十九页，共56页。2-2第30页/共56页第三十页，共56页。第31页/共56页第三十一页，共56页。特点:电路任意时刻的输出信

15、号(xnho)仅取决于该时刻的输入信号(xnho)，与输入信号(xnho)作用前电路的状态无关。输入逻辑(lu j)变量组合逻辑电路X1XnY1Y2YmX2输出(shch)逻辑变量Y1=f1(x1,x2xn)Y2=f2(x1,x2xn).Ym=fm(x1,x2xn)逻辑功能的描述向量形式Y=FX(tn)第32页/共56页第三十二页，共56页。组合(zh)逻辑电路的分析方法通过分析找出电路(dinl)的逻辑功能已知逻辑电路(lu j din l)列出真值表或功能表适当的化简与变换写出逻辑表达式 分析其逻辑功能 第33页/共56页第三十三页，共56页。例1：试分析下列组合(zh)逻辑电路的功能：=

16、1=1ABCY2. 列真值表3. 分析逻辑功能奇偶校验器：A、B、C中有奇数(j sh)个“1”，输出为“1”；A、B、C中有偶数个“1”，输出为“0”；01101001第34页/共56页第三十四页，共56页。例2：组合(zh)电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助(jizh)中间变量P。第35页/共56页第三十五页，共56页。（2）化简与变换(binhun)： （3）由表达式列出真值表。（4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路(dinl)输出为“1”，所以这个电路(dinl)称为“不一致电路(dinl)”。第36页/

17、共56页第三十六页，共56页。例3：试分析下列组合(zh)逻辑电路的功能1&1YA1A0D0D1D2D3111第37页/共56页第三十七页，共56页。S1 00 0 00 0 10 1 00 1 1D0D1D2D3)(301201101001DAADAADAADAASY第38页/共56页第三十八页，共56页。 四选一数据(shj)选择器YA1A0D0D1D2D3数据(shj)输出端地址(dzh)输入端数据输入端选通端(使能端、控制端)：低电平有效第39页/共56页第三十九页，共56页。2.4 组合逻辑电路(lu j din l)的设计方法按照给定具体(jt)的逻辑问题设计出最简单的逻辑

18、电路逻辑(lu j)抽象 适当的化简与变换写出逻辑表达式列出真值表或功能表选择合适的器件实现画 出其电 路图1、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义3、根据逻辑关系列出真值表或功能表1、SSI的设计2、MSI的设计3、PLD的设计第40页/共56页第四十页，共56页。例1：试设计一个(y )多数表决电路（三人表决电路）输入逻辑变量(binling) A、B、C 1 ： 同意 0： 不同意输出(shch)逻辑变量Y： 1 ： 通过 0 ：不通过1、逻辑抽象Z2、列出真值表3、写出逻辑表达式00010111第41页/共56页第四十一页，共56页。4、适当(shdng)的化简

19、与变换ABCCABCBABCAZZ0A10001101BC1=AB+AC+BC第42页/共56页第四十二页，共56页。1）SSI实现(shxin)（与非门）5、选择合适的器件(qjin)实现，画出电路图Z=AB+AC+BC&ABCZ第43页/共56页第四十三页，共56页。例2：设计一个将余3码变换(binhun)成8421BCD码的组合逻辑电路。解：（1）根据(gnj)题目要求，列出真值表第44页/共56页第四十四页，共56页。（2）用卡诺图进行化简。（注意(zh y)利用无关项）第45页/共56页第四十五页，共56页。（3）由逻辑(lu j)表达式 画出逻辑(lu j)图。第46页/

20、共56页第四十六页，共56页。 我们把门电路两个输入信号同时向相反逻辑电平(din pn)跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。 由于竞争而在电路输出端可能产生尖峰脉冲（glitch )的现象叫竞争-冒险。产生原因信号存在前后沿过渡时间不一致问题； 门电路的tpd （传输延迟时间）不一样。2.5 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险(mo xin)现象现象第47页/共56页第四十七页，共56页。AAA&AA+A2.5 竞争(jngzhng)-冒险现象的识别结论：当逻辑表达式中的某些变量取特定(tdng)值（0或1），如果表达式能转换为下式 则存在冒险第48

21、页/共56页第四十八页，共56页。检查竞争-冒险现象的方法(fngf) 公式法例3.4.1 (a)AAY1CBCAABY 例3.4.1 (b)BBY0CA)CB)(BA(Y 第49页/共56页第四十九页，共56页。检查竞争-冒险(mo xin)现象的方法 卡诺图法例(a)增加(zngji)冗余项，消除卡诺图相切边。ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 A