第8章TMS320C54xDSP片内外设及应用实例

1、第第8章章 TMS320C54x片内外设及应用实例片内外设及应用实例n8.1 定时器定时器n8.2 时钟发生器时钟发生器n8.3 定时器定时器/计数器编程举例计数器编程举例n8.4 多通道缓冲串口（多通道缓冲串口（McBSP）n8.5 多通道缓冲串口应用实例多通道缓冲串口应用实例n8.6 主机接口（主机接口（HPI）n8.7 外部总线操作外部总线操作8.1 定时器定时器n定时器的组成框图如图定时器的组成框图如图8-1所示。它有所示。它有3个个存储器存储器映象寄存器：映象寄存器：TIM、PRD和和TCR。这这3个寄存器在个寄存器在数据存储器中的地址及其说明如表数据存储器中的地址及其说明如表8-1

2、所示。定时所示。定时器控制寄存器（器控制寄存器（TCR）位结构如图位结构如图8-2所示，各控所示，各控制位和状态位的功能如表制位和状态位的功能如表8-2所示。所示。返回首页图8-1 定时器组成框图表8-1 定时器的三个寄存器Timer0地址Timer1地址寄存器说明0024H0030HTIM定时器寄存器，每计数一次自动减10025H0031HPRD定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值装入TIM0026H0032HTCR定时器控制寄存器，包含定时器的控制和状态位15121110965430保留softfreePSCTRBTSSTDDR图8-2 TCR位结构图表8-2 定时器

3、控制寄存器（TCR）的功能返回本节8.2 时钟发生器时钟发生器n8.2.1 硬件配置硬件配置PLLn8.2.2 软件可编程软件可编程PLL返回首页8.2.1 硬件配置硬件配置PLLn用于用于C541、C542、C543、C545和和C546芯片。芯片。n所谓硬件配置所谓硬件配置PLL，就是通过就是通过C54x的的3个引脚个引脚CLKMD1、CLKMD2和和CLKMD3的状态，选定时钟方式，如表的状态，选定时钟方式，如表8-3所所示。由表示。由表8-3可见，不用可见，不用PLL时，时，CPU的时钟频率等于晶的时钟频率等于晶体振荡器频率或外部时钟频率的一半；若用体振荡器频率或外部时钟频率的一半；若

4、用PLL，CPU的的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数时钟频率等于晶体振荡器频率或外部时钟频率乘以系数N（PLLN），），使用使用PLL可以使用比可以使用比CPU时钟低的外部时时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。钟信号，以减少高速开关时钟所造成的高频噪声。表8-3 时钟方式的配置返回本节8.2.2 软件可编程软件可编程PLLn软件可编程软件可编程PLL具有高度的灵活性，其时钟定标器提供各具有高度的灵活性，其时钟定标器提供各种时钟乘法器系数，并能直接接通和关断种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁的锁定定时器可以用于延迟转换定定时器可以用于延迟

5、转换PLL的时钟方式，直到锁定为的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式（如表止。通过软件编程，可以选用以下两种时钟方式（如表8-4 8-6、图、图8-3所示）。所示）。 nPLL方式，其比例系数共方式，其比例系数共31种。靠锁相环电路完成。种。靠锁相环电路完成。n分频（分频（DIV）方式，其比例系数为方式，其比例系数为1/2和和1/4，在此方式下，在此方式下，片内片内PLL电路不工作以降低功耗。电路不工作以降低功耗。表8-4 复位时的时钟方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器时钟方式000E007H乘15，内部振荡器工作，PLL工作00

6、19007H乘10，内部振荡器工作，PLL工作0104007H乘5，内部振荡器工作，PLL工作1001007H乘2，内部振荡器工作，PLL工作110F007H乘1，内部振荡器工作，PLL工作1110000H乘1/2，内部振荡器工作，PLL不工作101F000H乘1/4，内部振荡器工作，PLL不工作011保留表8-5 时钟方式寄存器CLKMD各位域功能表8-6 比例系数与CLKMD的关系PLLNDIVPLLDPLLMUL比例系数0X0140.50X150.2510014PLLMUL+110151110或偶数(PLLMUL+1)211奇数PLLMUL4图8-3 PLL锁定时间和CLKOUT频率的关

7、系返回本节8.3 定时器定时器/计数器编程举例计数器编程举例n【例【例8-1】设时钟频率为】设时钟频率为16.384MHz，在在TMS320C5402的的XF端输出一个周期为端输出一个周期为2s的方波，的方波，方波的周期由片上定时器确定，采用中断方法实方波的周期由片上定时器确定，采用中断方法实现。现。1定时器定时器0的初始化的初始化（1）设置定时控制寄存器）设置定时控制寄存器TCR（地址地址0026H）。）。（2）设置定时寄存器）设置定时寄存器TIM（地址地址0024H）。）。（3）设置定时周期寄存器）设置定时周期寄存器PRD（地址地址0025H）。）。返回首页2定时器对定时器对C5402的主

8、时钟的主时钟CLKOUT进行分频进行分频nCLKOUT与外部晶体振荡器频率（在本系统中外与外部晶体振荡器频率（在本系统中外部晶体振荡器的频率为部晶体振荡器的频率为16.384MHz）之间的关系之间的关系由由C5402的三个引脚的三个引脚CLKMD1、CLKMD2和和CLKMD3的电平值决定，为使主时钟频率为的电平值决定，为使主时钟频率为16.384MHz，应使应使CLKMD1=1、CLKMD2=1、CLKMD3=0，即即PLL1。3中断初始化中断初始化（1）中断屏蔽寄存器）中断屏蔽寄存器IMR中的定时屏蔽位中的定时屏蔽位TINT0置置1，开放定时器，开放定时器0中断。中断。（2）状态控制寄存器

9、）状态控制寄存器ST1中的中断标志位中的中断标志位INTM位位清零，开放全部中断。清零，开放全部中断。4汇编源程序如下：汇编源程序如下： .mmregs .def _c_int00STACK .usect STACK,100ht0_cout.usect vars,1 ;计数器计数器 t0_flag .usect “vars”,1 ;当前当前XF输出电平标志。输出电平标志。 t0_flag=1，则则XF=1； ;t0_flag=0，则则XF=0TVAL.set 1639 ;16401061=1ms 因中断程序中计数器初值因中断程序中计数器初值;t0_cout=1000，所以定时时间：所以定时时间

10、：1ms1000=1sTIM0.set0024H;定时器定时器0寄存器地址寄存器地址PRD0.set0025HTCR0.set0026H .data TIMES .int TVAL ;定时器时间常数定时器时间常数 .text*; 中断矢量表程序段中断矢量表程序段_c_int00 b start nop nopNMI rete;非屏蔽中断非屏蔽中断 nop nop nopSINT17 .space 4*16;各软件中断各软件中断SINT18 .space 4*16SINT19 .space 4*16SINT20 .space 4*16SINT21 .space 4*16SINT22.space

11、4*16SINT23.space 4*16SINT24.space 4*16SINT25.space 4*16SINT26.space 4*16SINT27.space 4*16SINT28.space 4*16SINT29.space 4*16SINT30.space 4*16INT0rsbx intm;外中断外中断0中断中断retenopnopINT1rsbx intm;外中断外中断1中断中断retenopnopINT2rsbx intm;外中断外中断2中断中断 rete nop nopTINT: bdtimer ;定时器中断向量定时器中断向量 nop nop nop RINT0:rete

12、;串口串口0接收中断接收中断 nop nop nopXINT0:rete;串口串口0发送中断发送中断 nop nop nop SINT6 .space 4*16 ;软件中断软件中断SINT7 .space 4*16 ;软件中断软件中断INT3:rete;外中断外中断3中断中断 nop nop nop HPINT: rete;主机中断主机中断 nop nop nop RINT1: rete;串口串口1接收中断接收中断 nop nop nopXINT1: rete;串口串口1发送中断发送中断 nop nop nop*start:LD #0,DP STM#STACK+100h,SPSTM #07FF

13、Fh,SWWSRSTM #1020h,PMSTST #1000,*(t0_cout) ;计数器设置为计数器设置为 1000(1s)SSBX INTM;关全部中断关全部中断 LD #TIMES,A READA TIM0;初始化初始化 TIM,PRD READA PRD0 STM #669h,TCR0；初始化初始化TCR0 STM #8,IMR;初始化初始化 IMR, 使能使能 timer0 中断中断 RSBX INTM;开放全部中断开放全部中断WAIT: B WAIT*;定时器定时器0中断服务子程序中断服务子程序timer:ADDM #-1,*(t0_cout);计数器减计数器减1CMPM *(

14、t0_cout),#0;判断是否为判断是否为0BC next,NTC;不是不是0，退出循环，退出循环ST#1000,*(t0_cout);为为0，设置计数器，并将，设置计数器，并将XF取反取反BITF t0_flag,#1BC xf_out,NTCSSBX XFST #0,t0_flagB nextxf_out:RSBX XFST #1,t0_flagnext: RSBX INTMRETE.end5链接命令文件链接命令文件times.cmd如下：如下： times.obj -o times.out -m times.map MEMORYPAGE 0:RAM1: origin =1000h ,l

15、ength =500h PAGE 1:SPRAM1: origin=0060h,length=20h SPRAM2: origin=0100h,length=200h SECTIONS .text :RAM1 PAGE 0.data :RAM1 PAGE 0 vars :SPRAM1 PAGE 1 STACK :SPRAM2 PAGE 1 返回本节8.4 多通道缓冲串口（多通道缓冲串口（McBSP）n8.4.1 McBSP原理框图及信号接口原理框图及信号接口n8.4.2 McBSP控制寄存器控制寄存器n8.4.3 时钟和帧同步时钟和帧同步n8.4.4 McBSP数据的接收和发送数据的接收和发送

16、n8.4.5 有关的几个概念有关的几个概念返回首页8.4.1 McBSP原理框图及信号接口原理框图及信号接口nTMS320C54xx多通道缓冲串口（多通道缓冲串口（McBSP）由引由引脚、接收发送部分、时钟及帧同步信号产生、多脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及通道选择以及CPU中断信号和中断信号和DMA同步信号组成，同步信号组成，如图如图8-4所示。所示。n表表8-7给出了有关引脚的定义，给出了有关引脚的定义，McBSP通过这通过这7个个引脚为外部设备提供了数据通道和控制通道。引脚为外部设备提供了数据通道和控制通道。McBSP通过通过DX和和DR实现实现DSP与外部设备的通

17、信与外部设备的通信和数据交换。和数据交换。 图8-4 McBSP原理框图RSRRBRXSR扩展压缩DRRDXRRCRXCRSRGRPCRRCERXCERMCRMcBSP时钟与帧同步发生与控制多通道选择16位外设总线DRDXSPCRCLKXCLKRFSXFSRCLKSRINTXINTREVTXEVTREVTAXEVTA向CPU发出的中断请求信号DMA同步操作表8-7 McBSP引脚说明引脚I/O/Z说明DRI串行数据接收DXO/Z串行数据发送CLKRI/O/Z接收数据位时钟CLKXI/O/Z发送数据位时钟FSRI/O/Z接收帧同步FSXI/O/Z发送帧同步CLKSI外部时钟输入表8-8 McBS

18、P内部信号说明信号说明RINT接收中断，送往CPUXINT发送中断，送往CPUREVTDMA接收到同步事件XEVT向DMA发出事件同步REVTADMA接收到同步事件AXEVTA向DMA发出事件同步A返回本节8.4.2 McBSP控制寄存器控制寄存器1控制寄存器及其映射地址控制寄存器及其映射地址n表表8-9列出了列出了McBSP控制寄存器及其映射地址。控制寄存器及其映射地址。n子块数据寄存器子块数据寄存器SPSDx用于指定对应子地址寄存用于指定对应子地址寄存器中数据的读写，其内部连接方式如图器中数据的读写，其内部连接方式如图8-5所示。所示。这种方法的好处是可以将多个寄存器映射到一个这种方法的好

19、处是可以将多个寄存器映射到一个较小的存储空间。较小的存储空间。表8-9 McBSP控制寄存器及其映射地址SPSDx复接器SPCR1xSPCR2xRCR1xPCRxSPSAx子地址0 x00000 x00010 x00020 x000E图8-5 子地址映射示意图2串行口的配置串行口的配置n串串口控制寄存器（口控制寄存器（SPCR1、SPCR2）和引脚控制寄存器和引脚控制寄存器（PCR）用于对串口进行配置，接收控制寄存器（用于对串口进行配置，接收控制寄存器（RCR1、RCR2）和发送控制寄存器（和发送控制寄存器（XCR1、XCR2）分别对接收分别对接收和发送操作进行控制。和发送操作进行控制。（1）

20、串）串口控制寄存器（口控制寄存器（SPCR1、SPCR2）串串口控制寄存器口控制寄存器1（SPCR1）结构如图结构如图8-6所示，表所示，表8-10为为SPCR1控制位控制位功能说明。功能说明。串串口控制寄存器口控制寄存器2（SPCR2）结构如图结构如图8-7所所示，表示，表8-11为为SPCR2控制位功能说明。控制位功能说明。（2）引脚控制寄存器（）引脚控制寄存器（PCR）。）。引脚控制寄存器（引脚控制寄存器（PCR）结构如图结构如图8-8所示，表所示，表8-12为为PCR控制位功能说明。控制位功能说明。图8-6 串口控制寄存器1（SPCR1）表8-10 SPCR1控制位功能说明图8-7 串

21、口控制寄存器2（SPCR2）表8-11 SPCR2控制位功能说明图8-8 引脚控制寄存器（PCR）表8-12 PCR控制位功能说明（3）接收控制寄存器（）接收控制寄存器（RCR1,2）。）。结构如图结构如图8-9所示，表所示，表8-13所示为所示为RCR1控制位功能说明，表控制位功能说明，表8-14所示为所示为RCR2控制位功能说明。控制位功能说明。（4）发送控制寄存器（）发送控制寄存器（XCR1,2）。）。发送控制寄发送控制寄存器（存器（XCR1,2）结构如图结构如图8-10所示，表所示，表8-15所所示为示为XCR1控制位功能说明，表控制位功能说明，表8-16所示为所示为XCR2控制位功能

22、说明。控制位功能说明。（a）RCR1（b）RCR2图8-9 接收控制寄存器（RCR1,2）表8-13 RCR1控制位功能说明表8-14 RCR2控制位功能说明（a）XCR1（b）XCR2图8-10 发送控制寄存器（XCR1,2）表8-15 XCR1控制位功能说明表8-16 XCR2控制位功能说明 返回本节8.4.3 时钟和帧同步时钟和帧同步n采样率发生器由三级时钟分频组成，如图采样率发生器由三级时钟分频组成，如图8-11所示，可以所示，可以产生可编产生可编程的程的CLKG（数据位时钟）信号数据位时钟）信号和和FSG（帧同步帧同步时钟）信号时钟）信号。CLKG和和FSG是是McBSP的内部信号，

23、用于的内部信号，用于驱动接收驱动接收/发送时钟信号（发送时钟信号（CLKR/X）和和帧同步信号帧同步信号（FSR/X）。）。采样率发生器时钟既可以由内部采样率发生器时钟既可以由内部的的CPU时时钟钟驱动（驱动（CLKSM=1），），也可以由外部时钟源驱动也可以由外部时钟源驱动（CLKSM=0）。）。采样率发生器寄存器采样率发生器寄存器SRGR1，2控制控制着采样率发生器的各种操作，其结构如图着采样率发生器的各种操作，其结构如图8-12所示。表所示。表8-17所示为所示为SRGR1控制位功能说明，表控制位功能说明，表8-18所示为所示为SRGR2控制位功能说明。控制位功能说明。10CLKSMCL

24、KSCLKSPCPU时钟CLKSRG帧脉冲CLKGDVFPERFWIDFSG帧脉冲检测与时钟同步CLKGGSYNCFSR图8-11 采样率发生器框图（a）采样率发生器寄存器1 (SRGR1) （b） 采样率发生器寄存器2 (SRGR2)图8-12 采样率发生器寄存器SRGR1，2结构图表8-17 SRGR1控制位功能说明表8-18 SRGR2控制位功能说明图8-13 可编程帧周期和帧脉冲宽度返回本节8.4.4 McBSP数据的接收和发送数据的接收和发送n数据的接收是通过三级缓冲完成的，数据的接收是通过三级缓冲完成的，例如，通过设置例如，通过设置SPCR1寄存器的寄存器的RINTM=00b，则可

25、由则可由RRDY信号驱动产信号驱动产生接收中断信号生接收中断信号RINT，TMS320C54xx CPU响应中断，响应中断，读取读取DRR中的数据。接收时序如图中的数据。接收时序如图8-14所示。所示。n数据的发送通过两数据的发送通过两级缓冲完成，通过设置级缓冲完成，通过设置SPCR2寄存器寄存器的的XINTM=00b，可由可由XRDY驱动产生发送中断信号驱动产生发送中断信号XINT，TMS320C54xx CPU响应中断，将下一个发送数据写入响应中断，将下一个发送数据写入DXR中，随后中，随后XRDY降为降为0。发送时序如图。发送时序如图8-15所示。所示。图8-14 数据的接收图8-15

26、数据的发送返回本节8.4.5 有关的几个概念有关的几个概念1相的概念相的概念n在在McBSP中，帧同步信号表示一次数据传输的开中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相始。帧同步信号之后的数据流可以有两个相相相1和相和相2。相的个数（。相的个数（1或或2）可以通过设置）可以通过设置RCR2和和XCR2中的（中的（R/X）PHASE位来实现。每位来实现。每帧 的 字 数 和 每 字 的 位 数 分 别 由 （帧 的 字 数 和 每 字 的 位 数 分 别 由 （ R / X ）FRLEN1,2和（和（R/X）WDLEN1,2决定（如图决定（如图8-6、8-18所示所

27、示 ）。）。 图8-16 例8-2的图图8-17 例8-3的图2数据延迟数据延迟n每一帧都是从帧同步信号有效时到来的第一个时每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为相对于帧的开始时刻可以有延时，这一延时称为数据延迟，用数据延迟，用RDATDLY和和XDATDLY分别指定接分别指定接收和发送的数据延迟。可编程数据延迟的范围为收和发送的数据延迟。可编程数据延迟的范围为0、1、2个时钟周期（个时钟周期（R/XDATDLY = 00b 10b），），如图如图8-18所示。所示

28、。图8-18 数据延迟3SPI协议：协议：McBSP时钟停止模式时钟停止模式nSPI协议是一种主从配置的、支持一个主方、一协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用个或多个从方的串行通信协议，一般使用4条信条信号线：串行移位时钟线（号线：串行移位时钟线（SCK）、）、主机输入主机输入/从机从机输 出 线 （输 出 线 （ MISO） 、） 、 主 机 输 出主 机 输 出 /从 机 输 入 线从 机 输 入 线（MOSI）、）、低电平有效的使能信号线（低电平有效的使能信号线（ ）。如）。如图图8-198-22所示、表所示、表8-19、20所示。所示。SS图8-1

29、9 McBSP作为SPI模式的主设备 图8-20 McBSP作为SPI模式的从设备图8-21 CLKSTP=10b、CLKXP=0时钟停止模式1的时序图图8-22 CLKSTP=11b、CLKXP=1时钟停止模式4的时序图表8-19 McBSP寄存器位域设置（SPI模式的主设备）表8-20 McBSP寄存器位域设置（SPI模式的从设备）返回本节8.5 多通道缓冲串口应用实例多通道缓冲串口应用实例n8.5.1 TLV1572高速串行高速串行ADC与与TMS320C5402接口接口设计设计n8.5.2 TLC5617串行串行DAC与与TMS320C5402接口设计接口设计n8.5.3 语音接口芯片

30、语音接口芯片TLC320AD50C与与TMS320C5402接口设计接口设计返回首页8.5.1 TLV1572高速串行高速串行ADC与与TMS320C5402接口设计接口设计1TLV1572芯片简介芯片简介nTLV1572是高速同步串行的是高速同步串行的10位位A/D转换芯片，转换芯片，单电源单电源2.7 V至至5.5 V供电，供电，8引脚引脚SOIC封装。功耗封装。功耗较低（较低（3V供电功耗供电功耗3W，5V供电功耗供电功耗25W），），当当AD转换不进行期间自动进入省电模式。转换不进行期间自动进入省电模式。5V供供电、时钟速率电、时钟速率20MHz时最高转换速率为时最高转换速率为1.25

31、 MSPS，3V供电、时钟速率供电、时钟速率10MHz时最高转换速时最高转换速率为率为625 KSPS。TLV1572 D封装引脚排列如图封装引脚排列如图8-23所示，所示，TLV1572的引脚说明如表的引脚说明如表8-21所示。所示。图8-23 TLV1572的引脚排列CSVREFGNDAINDOFSVCCSCLK12345678表8-21 TLV1572引脚功能表2TLV1572与与TMS320系列系列DSP的连接的连接图8-24 TLV1572与TMS320系列DSP连接框图图8-25 TLV1572 DSP工作方式时序图 3TLV1572与与TMS320C5402的的McBSP1接口软

32、件接口软件编程编程n【例【例8-4】在本例应用中，】在本例应用中，TMS320C5402的的McBSP1以以CPU中断的方式读取中断的方式读取TLV1572模数转模数转换结果，并存放在换结果，并存放在DSP片内的片内的DARAM区的区的3000H开始的单元中，共采样开始的单元中，共采样256个点，个点，A/D转换转换的速率为的速率为64kHz，由串口由串口McBSP1的帧频决定，的帧频决定，TMS320C5402的主时钟频率为的主时钟频率为81.925MHz。其其实现程序（略）实现程序（略）返回本节8.5.2 TLC5617串行串行DAC与与TMS320C5402接口设计接口设计1TLC561

33、7工作原理工作原理nTLC5617是带有缓冲基准输入的双路是带有缓冲基准输入的双路10位电压输位电压输出数模转换器。出数模转换器。 TLC5617通过与通过与CMOS兼容的兼容的3线串行接口实现数字控制，器件接收的用于编程线串行接口实现数字控制，器件接收的用于编程的的16位字的前位字的前4位用于产生数据的传送模式，中位用于产生数据的传送模式，中间间10位产生模拟输出，最后两位为任意的位产生模拟输出，最后两位为任意的LSB位位（如图（如图8-268-28、表、表8-22、23所示）。所示）。CSREFINAGNDDINVD DSCLK12345678OUT AOUT B图8-26 TLC5617

34、引脚排列 表8-22 TLC5617引脚功能说明REFIN6DAC+-+-上电复位控制逻辑10-Bit DAC 锁存器 A双缓冲锁存器10-Bit DAC 锁存器 B+-+-DAC16-Bit移位寄存器4位可编程控制位(LSB) (MSB) 12位数据位5321AGNDCSSCLKDINDAC ADAC B7OUT A(电压输出)RRRR4OUT B(电压输出)图8-27 TLC5617功能框图 CSSCLKDINDAC OUT A/B可编程控制位（4）D15D14D13D12D11D0DAC数据位（12）tStsu(CS2)tsu(CS1)tw(CH)tw(CL)tsu(CSS)tsu(DS

35、)th(DH)终值0.5LSB图8-28 TLC5617的时序图表8-23 可编程控制位（D15D12）功能表2TLC5617与与TMS320C5402的的McBSP接口设计接口设计nT L C 5 6 1 7 符 合符 合 S P I 数 字 通 信 协 议 ， 而数 字 通 信 协 议 ， 而TMS320C54xx系列系列DSP芯片的多通道缓冲串口芯片的多通道缓冲串口（McBSP）工作于时钟停止模式时与工作于时钟停止模式时与SPI协议兼协议兼容。容。TLC5617与与TMS320C5402的的McBSP0接口连接口连接如图接如图8-29所示。所示。FSX0FSR0DX0CLKX0CSDIN

36、SCLKREFIN2.5VVCCOUTAOUTB5VGNDCLKR0TMS320C5402TLC5617图8-29 TMS320C5402与TLC5617的连接3软件设计软件设计n给出了较完整的软件程序，包括主程序、串口初给出了较完整的软件程序，包括主程序、串口初始化程序和始化程序和CPU中断服务程序，中断服务程序分中断服务程序，中断服务程序分别对数据进行处理，然后在别对数据进行处理，然后在TLC5617的的A、B两两个通道同时输出。个通道同时输出。TMS320C5402的主时钟频率的主时钟频率为为81.925MHz，数模转换速率为数模转换速率为128kHz。汇编汇编源程序（源程序（略略）返回

37、本节8.5.3 语音接口芯片语音接口芯片TLC320AD50C与与TMS320C5402接口设计接口设计1模拟接口芯片模拟接口芯片TLC320AD50C的工作原理的工作原理n音频接口芯片音频接口芯片TLC320AD50C集成了集成了16位位A/D和和D/A转换器，使用过采样（转换器，使用过采样（over sampling）技术技术提供提供16位位A/D和和D/A低速信号转换，该器件包括低速信号转换，该器件包括两个串行的同步转换通道，工作方式和采样速率两个串行的同步转换通道，工作方式和采样速率均可由均可由DSP编程设置。其内部编程设置。其内部ADC之后有抽样滤之后有抽样滤波器，波器，DAC之前有

38、插值滤波器，接收和发送可同之前有插值滤波器，接收和发送可同时进行。时进行。图8-30 AD50C的引脚排列图8-31 AD50C的内部结构框图 nAD50C片内还包括一个定时器和控制器。该芯片片内还包括一个定时器和控制器。该芯片可工作在单端或差分方式，支持可工作在单端或差分方式，支持3个从机级联，个从机级联，其参数设置模式采用单线串行口直接对内部寄存其参数设置模式采用单线串行口直接对内部寄存器编程，不受数据转换串行口的影响。器编程，不受数据转换串行口的影响。（1）ADC信号通道（如图信号通道（如图8-32、8-33） （2）DAC信号通道（如图信号通道（如图8-34所所示）示） （3）AD50

39、C的控制寄存器（如表的控制寄存器（如表8-24所所示）示）图8-32 ADC通道主通信时序图图8-33 ADC通道主通信和次通信时序图图8-34 DAC信号通道主通信和次通信时序图表8-24 控制寄存器1位功能表表8-25 控制寄存器2位功能表表8-26 控制寄存器3位功能表表8-27 控制寄存器4位功能表表8-28 寄存器映象表寄存器编号D12D11D10D9D8寄存器名字000000空操作寄存器100001控制寄存器1200010控制寄存器2300011控制寄存器3400100控制寄存器42TLC320AD50C与与TMS320C5402硬件接口设计硬件接口设计n硬件连接采用硬件连接采用A

40、D50C为主控模式（为主控模式（=1），向），向C5402的的McBSP0（从设备）提供从设备）提供SCLK（数据移位时钟）和数据移位时钟）和FS（ 帧 同 步 脉 冲 ） ， 并 控 制 数 据 的 传 输 过 程 。帧 同 步 脉 冲 ） ， 并 控 制 数 据 的 传 输 过 程 。TMS320C5402工作于工作于SPI方式的从机模式，方式的从机模式，CLKX0和和FSX0为输入引脚，在接收数据和发送数据时都是利用外为输入引脚，在接收数据和发送数据时都是利用外界时钟和移位脉冲。界时钟和移位脉冲。C5402与与TLC320AD50C的硬件连接的硬件连接如如图图8-35所所示。示。FSSC

41、LKDINDOUTFSX0FSR0CLKR0CLKX0DX0DR0TLC320AD50CMCLKTMS320C54028.192MHzFC图8-35 TMS320C5402与TLC320AD50C的硬件连接示意图3软件编制过程软件编制过程（1）TMS320C5402串口的初始化。串口的初始化。 （2）AD50C初始化。初始化。 （3）用户代码的编写。）用户代码的编写。 返回本节8.6 主机接口（主机接口（HPI）n8.6.1 HPI-8接口的结构接口的结构n8.6.2 HPI-8控制寄存器和接口信号控制寄存器和接口信号n8.6.3 HPI-8接口与主机的连接框图接口与主机的连接框图n8.6.4

42、 HPI的的8条数据线作通用的条数据线作通用的I/O引脚引脚返回首页8.6.1 HPI-8接口的结构接口的结构nHPI-8是一个是一个8位的并行口，外部主机是位的并行口，外部主机是HPI的主的主控者，控者，HPI-8作为主机的从设备，其框图如图作为主机的从设备，其框图如图8-36所示。其接口包括一个所示。其接口包括一个8比特的双向数据总线、比特的双向数据总线、各种控制信号及各种控制信号及3个寄存器。片外的主机通过修个寄存器。片外的主机通过修改改HPI控制寄存器（控制寄存器（HPIC）设置工作方式，通过设置工作方式，通过设置设置HPI地址寄存器（地址寄存器（HPIA）来指定要访问的片来指定要访问

43、的片内内RAM单元，通过读单元，通过读/写数据锁存器（写数据锁存器（HPID）来来对指定存储器单元读对指定存储器单元读/写。主机通过写。主机通过HCNTL0、HCNTLl管脚电平选择管脚电平选择3个寄存器中的一个。个寄存器中的一个。图8-36 HPI-8框图返回本节8.6.2 HPI-8控制寄存器和接口信号控制寄存器和接口信号nHPI控制寄存器（控制寄存器（HPIC）状态位控制着状态位控制着HPI操作：操作：（1）BOB：字节次序位。字节次序位。 （2）SMOD：标准标准HPI-8寻址方式位。寻址方式位。 （3）DSPINT：主机向主机向C54x发出中断位。发出中断位。 （4）HINT：C54x向主机发出中断位。向主机发出中断位。 （5）XHPIA：增强增强HPI-8扩展寻址使能位。扩展寻址使能位。（6）HPIENA：增强增强HPI-8使能状态位。使能状态位。主机从HPIC寄存器读出数据 主机写入HPIC寄存器的数据C54x从HPIC寄存器读出的数据C54x写入HPIC寄存器的数据图8-37 标准HPI-8的HPIC寄存器位结构图主机从HPIC寄存器读出数据主机写入HPIC寄存器的数据C54xx从HPIC寄存器读出的数据C54xx写入HPIC寄存器的