第二章可编程逻辑器件

1、第二章 可编程逻辑器件讲解内容讲解内容1）可编程逻辑器件的工作原理2）可编程逻辑器件的结构3）可编程逻辑器件的编程和配置 回望可编程逻辑器件回望可编程逻辑器件1966年，美国RCA公司研制出CMOS集成电路，并研制出第一块门阵列（50门）20世纪70年代 ：PROM和PLA（熔丝编程）20世纪70年代末：AMD公司推出PAL20世纪80年代初：Lattice公司推出GAL（电擦写）20世纪80年代中：Xinlinx公司提出现场可编程概念，生产出第一块全球FPGA。同一时期，Altera公司推出EPLD器件20世纪80年代末：Lattice公司提出在系统可编程技术，并推出一系列具有ISP能力的C

2、PLD20世纪90年代后：可编程逻辑器件技术进入飞速发展时期，并出现了内嵌复杂功能模块（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SOPC1 1、采用、采用TTLTTL(Transistor-Transistor Logic)(Transistor-Transistor Logic)逻辑进行数字设逻辑进行数字设计计要完成一个数字电路的逻辑设计，需要以下几个步骤。(1) 根据逻辑功能建立真值表； (2) 根据真值表建立逻辑函数表达式。也可以采用卡诺图的形式来进行逻辑表达式的化简； (3) 根据逻辑函数表达式，画出电路图，确定所需的元器件； (4) 在面包板或者印制电路板上，用铜线

3、连接分立元件，实现逻辑功能。一、从一、从TTLTTL到可编程逻辑到可编程逻辑一、从一、从TTLTTL到可编程逻辑到可编程逻辑举例：举例：设计一个设计一个4 4人表决器，如果有人表决器，如果有2 2人或以上同意，则人或以上同意，则表决通过。同意为表决通过。同意为1 1，不同意为，不同意为0 0。真值表真值表卡诺图卡诺图一、从一、从TTLTTL到可编程逻辑（续到可编程逻辑（续1 1）逻辑表达式逻辑表达式电路结构电路结构F=AB+CD+BD+AD+BC+ACF=ABCDBDADBCAC一、从一、从TTLTTL到可编程逻辑（续到可编程逻辑（续2 2）总结：总结： 任何组合逻辑函数都可以化为任何组合逻辑

4、函数都可以化为“与与- -或或”表达式，表达式，即任何组合逻辑电路都可以用即任何组合逻辑电路都可以用与门与门- -或门或门的二级电的二级电路实现。路实现。 任何时序电路都可以在组合电路的基础上加上任何时序电路都可以在组合电路的基础上加上存存储元件储元件构成，如：触发器、构成，如：触发器、RAMRAM等。等。思考新的方法：思考新的方法： 如果把与门、或门、存储器组合到一个器件中，并且有固如果把与门、或门、存储器组合到一个器件中，并且有固定的连接会怎么样呢？定的连接会怎么样呢？一、从一、从TTLTTL到可编程逻辑（续到可编程逻辑（续3 3）2 2、基本、基本PLDPLD器件的原理器件的原理输入输入

5、缓冲缓冲电路电路与与阵阵列列输出输出缓冲缓冲 电路电路输输入入输输出出或或阵阵列列在讲解可编程逻辑器件基本结构前，先了解逻辑元件的表示方式。表2-2给出了两种标准所表示的逻辑符号。3 3、逻辑元件符号表示、逻辑元件符号表示一、从一、从TTLTTL到可编程逻辑（续到可编程逻辑（续3 3）ANSI美国国家标准局, IEEE电气电子工程师协会一、从一、从TTLTTL到可编程逻辑（续到可编程逻辑（续4 4）3 3、逻辑元件符号表示、逻辑元件符号表示PLD缓冲电路缓冲电路PLD中与阵列中与阵列PLD中或阵列中或阵列PLD中阵列连线中阵列连线固定连接可编程连接未连接一、从一、从TTLTTL到可编程逻辑（续

6、到可编程逻辑（续5 5）4 4、简单阵列的表示、简单阵列的表示I1I2I3I1I2I3F=I1I2I3+I1I2I3二、二、PLDPLD的发展历史的发展历史三、三、PLDPLD的分类的分类1 1、按集成度分、按集成度分三、三、PLDPLD的分类（续的分类（续1 1）2 2、按编程工艺分、按编程工艺分熔丝型、反熔丝型：熔丝型、反熔丝型：PROMPROM、PLAPLA、PALPALEPROMEPROM型型: :EEPROMEEPROM型型:GAL:GAL、CPLDCPLDSRAMSRAM型：型：FPGAFPGAFlashFlash型型:FPGA:FPGA3 3、按结构分、按结构分乘积项结构：即与或

7、阵列乘积项结构：即与或阵列查找表结构：采用查找表结构：采用RAMRAM数据查找的方式数据查找的方式四、四、PROMPROM结构原理结构原理1 1、PROMPROM基本结构基本结构N N条地址线，地址译码器用于完成条地址线，地址译码器用于完成PROMPROM存贮阵列的行选择存贮阵列的行选择W0=An-1A1A0W0=An-1A1A0W1=An-1A1A0W1=An-1A1A0Wp-1=An-1A1A0Wp-1=An-1A1A0 P=2n四、四、PROMPROM结构原理（续结构原理（续1 1）一个简单存储器数据阵列一个简单存储器数据阵列W0=A0A1A2W7=A0 A1 A2D0=0W0+1W1+

8、1W2+1W3+0W4+0W5+0W6+0W7D1=0W0+0W1+1W2+1W3+0W4+1W5+1W6+1W7四、四、PROMPROM结构原理（续结构原理（续2 2）存储单元阵列的输出存储单元阵列的输出F F0 0=M=Mp-1p-1，0 0WWp-1p-1+M+M1,01,0WW1 1+M+M0,00,0WW0 0F F1 1=M=Mp-1p-1，1 1WWp-1p-1+M+M1,11,1WW1 1+M+M0,10,1WW0 0F Fm-1m-1=M=Mp-1p-1，m-1m-1WWp-1p-1+M+M1,m-11,m-1WW1 1+M+M0,m-10,m-1WW0 0四、四、PROMP

9、ROM结构原理（续结构原理（续3 3）2 2、PROMPROM的的PLDPLD阵列图阵列图二进制半加器二进制半加器F1=A1 A0F0=A1 A0+A1A042PROM四、四、PROMPROM结构原理（续结构原理（续4 4）3 3、缺点、缺点只能用于组合电路只能用于组合电路增加输入变量，存贮单元利用效率低（增加输入变量，存贮单元利用效率低（存储单元按存储单元按照照2 2的幂次增加）的幂次增加）一般采用熔丝工艺，一次编程一般采用熔丝工艺，一次编程五、五、PLAPLA结构原理结构原理1 1、PLAPLA基本结构基本结构与阵列、或阵列均可编程，极大缓解了与阵列、或阵列均可编程，极大缓解了PROMPR

10、OM随着输随着输入变量增加，规模迅速增加的问题。入变量增加，规模迅速增加的问题。2 2、缺点、缺点需要逻辑函数的与或最简表达式，对于多输入、多输出函数，需要逻辑函数的与或最简表达式，对于多输入、多输出函数，需要提取公共与项，设计算法复杂；需要提取公共与项，设计算法复杂；与或阵列均可编程，器件运行速度下降与或阵列均可编程，器件运行速度下降一次可编程一次可编程六、六、PALPAL基本结构原理基本结构原理1 1、PALPAL基本结构基本结构2 2、缺点、缺点一次可编程一次可编程I/OI/O结构繁多，种类丰富，使用不便结构繁多，种类丰富，使用不便与阵列可编程、或阵列固定，使输出逻辑函数化简与阵列可编程

11、、或阵列固定，使输出逻辑函数化简算法简化。算法简化。七、七、GALGAL结构原理结构原理1 1、GALGAL基本结构基本结构与阵列可编程、或阵列固定与阵列可编程、或阵列固定增加输出逻辑宏单元增加输出逻辑宏单元OLMCOLMC（Output Logic Macro CellOutput Logic Macro Cell）采用采用EEPROMEEPROM工艺工艺207190 34 7812111516192023242728311381518OLMCOLMC41623175243116OLMCOLMC63239157404714OLMCOLMC84855139566312OLMCOLMC11I/C

12、LKIIIIIIIII/OEI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QCLKOE七、七、GALGAL结构原理结构原理( (续续1) 1)2 2、OLMCOLMC工作模式工作模式灵活配置不同模式，实现不同输入、输出功能灵活配置不同模式，实现不同输入、输出功能七、七、GALGAL结构原理结构原理( (续续2) 2)寄存器模式寄存器模式寄存器输出结构寄存器输出结构组合输出双向结构组合输出双向结构七、七、GALGAL结构原理结构原理( (续续3) 3)复合模式复合模式组合输出双向结构组合输出双向结构组合输出结构组合输出结构七、七、GALGAL结构原理结构原理( (

13、续续4) 4)简单模式简单模式反馈输入结构反馈输入结构输出反馈结构输出反馈结构简单模式输出结构简单模式输出结构八、八、CPLDCPLD的结构原理的结构原理1 1、CPLDCPLD基本结构基本结构逻辑阵列块逻辑阵列块LABLAB（L Logic ogic ArArray ray B Blocklock）可编程连线阵列可编程连线阵列PIAPIA（P Programmable rogrammable I Interconnect nterconnect A Arrayrray） 全局总线，把器件中的任何信号连接到其目的地全局总线，把器件中的任何信号连接到其目的地I/OI/O控制模块控制模块 允许每个

14、允许每个I/OI/O引脚被单独配置为输入、输出或者双向工作引脚被单独配置为输入、输出或者双向工作方式。方式。 通过三态缓冲器来控制通过三态缓冲器来控制八、八、CPLDCPLD的结构原理（续的结构原理（续1 1）逻辑阵列块逻辑阵列块LABLAB由多个宏单元由多个宏单元LMC(Logic Macro Cell)LMC(Logic Macro Cell)组成（组成（420420个）个）八、八、CPLDCPLD的结构原理（续的结构原理（续2 2）2 2、CPLDCPLD的特点的特点工艺：工艺：EEPROMEEPROM、FlashFlash，掉电数据不丢失，掉电数据不丢失规模：规模：集成度相对集成度相对

15、FPGAFPGA小，多用于小，多用于2 2万门规模以下的设计万门规模以下的设计时延：时延：可预测可预测适用范围：适用范围：组合逻辑电路，即触发器资源有限而乘积项丰富的结构组合逻辑电路，即触发器资源有限而乘积项丰富的结构九、九、FPGAFPGA的结构原理的结构原理1 1、从、从CPLDCPLD到到FPGAFPGAFPGA阵列型结构阵列型结构九、九、FPGAFPGA的结构原理（续的结构原理（续1 1）2 2、FPGAFPGA基本结构基本结构行互联行互联列互联列互联分段互联分段互联九、九、FPGAFPGA的结构原理（续的结构原理（续2 2）逻辑阵列块逻辑阵列块LABLAB由逻辑单元由逻辑单元LE构成

16、构成九、九、FPGAFPGA的结构原理（续的结构原理（续3 3）查找表查找表LUT(LUT(L Look ook U Up p T Table)able) 替代乘积项阵列替代乘积项阵列查找表LUT输入1输入2输入3输入4输出16 1RAMABCD 查找表(LUT，Look Up Table)是一个1 bit的存储单元阵列;一个有k个输入的LUT对应着2的k次方bit的SRAM单元;对于任意的k个输入的组合逻辑，都可以通过将逻辑函数的真值表写入对应的存储单元中实现。例如，一个有4个输入的LUT对应着16 bit存储单元。 当用户通过原理图或硬件语言描述了一个逻辑电路以后，FPGA开发软件会自动计

17、算逻辑电路的所有可能的结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容。九、九、FPGAFPGA的结构原理（续的结构原理（续4 4）可编程寄存器可编程寄存器RegReg输出反馈回输出反馈回LUTLUT，产生更复杂逻辑，产生更复杂逻辑旁路寄存器，产生严格的组合逻辑功能旁路寄存器，产生严格的组合逻辑功能旁路旁路LUTLUT，使用寄存器存储功能，使用寄存器存储功能九、九、FPGAFPGA的结构原理（续的结构原理（续5 5）形象解释形象解释LABLAB与与LELE从Chip Planner芯片规划器中调出深色的单深色的单元表示该元表示该LAB

18、被设被设计占用计占用一个未使一个未使用的用的LAB一个一个LE九、九、FPGAFPGA的结构原理（续的结构原理（续6 6）自适应逻辑模块自适应逻辑模块ALMALM（A Adapting dapting L Logic ogic MModuleodule）基于原基于原LELE做了某些改进，提高性能和资源利用率做了某些改进，提高性能和资源利用率包含两个寄存器包含两个寄存器内置硬件加法器模块等内置硬件加法器模块等LUTLUT是自适应是自适应LUTLUT，即，即ALUTALUTLUTLUTLUTLUT九、九、FPGAFPGA的结构原理（续的结构原理（续7 7）3 3、FPGAFPGA其他重要模块其他重

19、要模块存储器模块存储器模块可替代可替代LABLAB逻辑逻辑嵌入式乘法器嵌入式乘法器适用于适用于DSPDSP，能够进行高性能的乘法、加法、累加操作，能够进行高性能的乘法、加法、累加操作高速收发器高速收发器支持高速协议，用于通信和网络设备中支持高速协议，用于通信和网络设备中九、九、FPGAFPGA的结构原理（续的结构原理（续8 8）4 4、CPLDCPLD与与FPGAFPGA的区别的区别CPLDFPGA组合逻辑的实现方法组合逻辑的实现方法乘积项乘积项查找表查找表编程工艺编程工艺EEPROM、FlashSARM是否需要配置器件是否需要配置器件不需要不需要需要需要集成度集成度小小中规模中规模中中大规模

20、大规模高速通信高速通信N/A某些器件为很多协某些器件为很多协议提供收发器支持议提供收发器支持延时预测延时预测可预测可预测不可预测不可预测应用范围应用范围组合逻辑、算法控制，组合逻辑、算法控制，即触发器有限而乘积项即触发器有限而乘积项丰富的结构丰富的结构时序逻辑，即触发时序逻辑，即触发器丰富的结构器丰富的结构十、硬件测试技术（续十、硬件测试技术（续1 1）2 2、JTAG BSTJTAG BST工作原理工作原理TCK:测试时钟输入端测试时钟输入端TDI:测试数据输入，在测试数据输入，在TCK的上升的上升沿移入沿移入TDO:测试数据输出，在测试数据输出，在TCK的下降的下降沿移入沿移入TRST:测

21、试复位，低电平有效，异测试复位，低电平有效，异步复位步复位TMS:测试模式选择，负责测试模式选择，负责TAP控制控制器的转换，器的转换，TAP控制器的命令模式控制器的命令模式有有5类类TAP控制器：测试访问端口控制器控制器：测试访问端口控制器 Test Access Port十、硬件测试技术（续十、硬件测试技术（续2 2）TAP控制器命令模式：控制器命令模式：SAMPLE/PRELOAD：在不中断器件正常工作的情况下：在不中断器件正常工作的情况下，捕获器件的内部数据，捕获器件的内部数据EXTEST：校验器件之间的外部引脚连线：校验器件之间的外部引脚连线BYPASS：数据信号在时钟：数据信号在时

22、钟TCK上升沿从上升沿从TDI进入旁路寄进入旁路寄存器，并在同一时钟下降沿从存器，并在同一时钟下降沿从TDO输出输出IDCODE：标识：标识IEEE Std 1149.1链中的器件链中的器件USERCODE：标识：标识IEEE Std 1149.1链中用户电子标链中用户电子标签签旁路寄存器：旁路寄存器：1位寄存器，提供不测试时位寄存器，提供不测试时TDI和和TDO的最小串行通道的最小串行通道边界扫描寄存器：由边界扫描寄存器：由3位周边单元组成，串行移位寄存器位周边单元组成，串行移位寄存器十、硬件测试技术（续十、硬件测试技术（续3 3）3 3、JTAGJTAG端口的应用（端口的应用（5 5脚）脚

23、）嵌入式逻辑分析仪嵌入式逻辑分析仪：在不影响硬件正常工作时，获得：在不影响硬件正常工作时，获得在线调试数据在线调试数据例：波形发生器设计例：波形发生器设计传统方法：需要传统方法：需要DA转化，然后用示波器观察转化，然后用示波器观察JTAG：Quartus SignalTab嵌入式逻辑分析仪嵌入式逻辑分析仪十一、十一、CPLD/FPGACPLD/FPGA的编程与配置的编程与配置1 1、定义、定义把设计代码送入芯片的过程（或操作）称为对把设计代码送入芯片的过程（或操作）称为对CPLDCPLD的的编程编程，对，对FPGAFPGA的的配置配置。经过编程的经过编程的CPLDCPLD（经过配置的（经过配置

24、的FPGAFPGA）芯片，就成为具有用）芯片，就成为具有用户需要功能的专用电子系统。户需要功能的专用电子系统。2 2、器件编程配置的分类、器件编程配置的分类按计算机接口划分按计算机接口划分串口下载串口下载 （MasterBlaster MasterBlaster ）并口下载并口下载 （ByteBlaster ByteBlaster 、 ByteBlasterByteBlaster MVMV、ByteBlasterByteBlaster ）USBUSB接口下载（接口下载（USB BlasterUSB Blaster）十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（1

25、1）按器件在编程配置过程中的状态划分：按器件在编程配置过程中的状态划分：主动配置主动配置：由器件引导配置操作过程，控制外部存储器和：由器件引导配置操作过程，控制外部存储器和初始化过程。初始化过程。 FPGA FPGA主动从外围专用的存储芯片中获得配置数据。主动从外围专用的存储芯片中获得配置数据。被动配置被动配置：由外部计算机或者控制器控制配置过程。：由外部计算机或者控制器控制配置过程。 如在实验系统中，每次加电时，由计算机进行下载。如在实验系统中，每次加电时，由计算机进行下载。十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（2 2）3 3、CPLDCPLD编程编程两

26、种编程方案：两种编程方案：ISPISP（在系统可编程）接口（在系统可编程）接口、JTAGJTAG接口接口JTAGJTAG接口优点：既作为接口优点：既作为BSTBST接口，也作为编程接口，省去接口，也作为编程接口，省去专用编程接口，有利于接口的统一。专用编程接口，有利于接口的统一。n 减少对器件的触减少对器件的触摸和损伤摸和损伤n 不计较器件的封不计较器件的封装形式装形式n 样机制造方便样机制造方便n 支持生产和测试流支持生产和测试流程中的修改程中的修改n 允许现场硬件升级允许现场硬件升级n 迅速方便地提升功迅速方便地提升功能能未编程前先焊接安装未编程前先焊接安装系统内编程系统内编程-ISP在系

27、统现场重编程修改在系统现场重编程修改十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（3 3）4 4、FPGAFPGA配置配置几种配置模式：几种配置模式：ASAS（Active SerialActive Serial）模式：针对）模式：针对EPCSEPCS系列配置器件系列配置器件主动配置主动配置模式：针对模式：针对EPCEPC器件进行配置器件进行配置PSPS（Passive SerialPassive Serial）模式）模式PSAPSA(Passive Serial Asynchronous)(Passive Serial Asynchronous)模式模式PPSP

28、PS(Passive Parallel Synchronous)(Passive Parallel Synchronous)模式模式PPAPPA(Passive Parallel Asynchonous)(Passive Parallel Asynchonous)模式模式JTAGJTAG模式：既可用于配置器件也可用于配置模式：既可用于配置器件也可用于配置FPGAFPGA ?Look Up Table十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（4 4）I/O，作为单个配置器件或配置器件级联时的第一个器件时，为时钟输出串行数据输出输出使能和复位，高电平有效片选输入、

29、低电平有效十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（5 5）时钟输出时钟输入级联选择输出，当计数器达到最大值时，输出低十一、十一、CPLD/FPGACPLD/FPGA的编程与配置（的编程与配置（6 6）其他配置方式：其他配置方式：使用单片机配置使用单片机配置 多任务电路结构重配置，在单片机的多任务电路结构重配置，在单片机的ROMROM内按不同地址内按不同地址放置多个针对不同功能要求设计好的放置多个针对不同功能要求设计好的FPGAFPGA配置文件。配置文件。缺点：速度慢缺点：速度慢 容量小容量小 体积大体积大使用使用CPLDCPLD配置配置十二、主要十二、主要PLDPLD产品产品1 1、概述、概述50.3%33.1%6.4%全球全球PLD/FPGAPLD/FPGA产品产品60%60%以上以上由由XilinxXilinx和和AlteraAltera提供，共同决提供，共同决定了定了PLDPLD技术的发展方向技术的发展方向欧洲，欧洲，Xilinx占有率更高占有率更高亚太，亚太，Altera占有率较高占有率较高美国，平分秋色美国，平分秋色10