第8章 模数转换器(ADC)

1、周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院8.1 ADC概述概述 8.1.1 ADC的结构与特点的结构与特点 8.1.2 ADC的寄存器的寄存器8.2 ADC的工作方式的工作方式 8.2.1自动转换排序器的工作原理自动转换排序器的工作原理 8.2.2连续自动排序模式连续自动排序模式 8.2.3排序器的启动排序器的启动/停止模式停止模式 8.2.4 输入触发源输入触发源 8.2.5 排序转换时的中断操作排序转换时的中断操作8.3 ADC时钟预定标时钟预定标8.4 低功耗模式与上电次序低功耗模式与上电次序 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 对一个对一个DS

2、P应用系统，数据采集的重要性是十分显著的，应用系统，数据采集的重要性是十分显著的，而而A/D转换器是（转换器是（ADC）采集通道的核心，也是连接）采集通道的核心，也是连接DSP与与外界模拟信号的桥梁。可通过外界模拟信号的桥梁。可通过ADC将诸如稳定、湿度、压力、将诸如稳定、湿度、压力、流量、电压等外部模拟量转换成数字信号以便提供给流量、电压等外部模拟量转换成数字信号以便提供给DSP使使用，从而实现数字控制、数字信号处理等。用，从而实现数字控制、数字信号处理等。TMS320F281x片片内集成了内集成了ADC。 本章将详细介绍本章将详细介绍ADC的结构与特点、的结构与特点、ADC的寄存器、的寄存

3、器、ADC的工作方式以及的工作方式以及ADC时钟预定标等内容。时钟预定标等内容。 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院8.1 ADC概述概述 TMS320F2812 DSP片内的片内的ADC模块是一个模块是一个12位分辨率的、具有流水线结构的模数转换器位分辨率的、具有流水线结构的模数转换器（ADC），包括模拟电路单元和数字电路单元两部），包括模拟电路单元和数字电路单元两部分。其中模拟电路单元（也称为分。其中模拟电路单元（也称为ADC核）包括前端核）包括前端模拟多路复用器（模拟多路复用器（MUXs）、采样保持电路）、采样保持电路（S/H）、转换内核、电压调节器以及其他模拟支

4、）、转换内核、电压调节器以及其他模拟支持电路等；数字电路单元（也称为轮询程序）包括持电路等；数字电路单元（也称为轮询程序）包括可编程转换排序器、转换结果寄存器、模拟电路接可编程转换排序器、转换结果寄存器、模拟电路接口、设备外围总线接口以及其他片上模块接口等。口、设备外围总线接口以及其他片上模块接口等。 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 1212位位ADCADC模块，内含采样模块，内含采样/ /保持电路。保持电路。 同时采样或顺序采样模式。同时采样或顺序采样模式。 模拟输入范围模拟输入范围0 03V3V。 25 MHz25 MHz的的ADCADC时钟频率，转换时间短。时

5、钟频率，转换时间短。 1616通道，多路选通输入。通道，多路选通输入。 可在一次采样中同时实现可在一次采样中同时实现1616路自动转换的自动排序。路自动转换的自动排序。 排序器可以作为两个独立的排序器可以作为两个独立的8 8通道排序器或一个通道排序器或一个1616通道排通道排序器序器( (即级联模式即级联模式) )。1616个结果寄存器存储转换结果，皆可独立寻址。个结果寄存器存储转换结果，皆可独立寻址。8.1.1 ADC的结构与特点的结构与特点周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院多个触发源可以启动多个触发源可以启动A/DA/D转换。包括软件转换。包括软件(S/W, (S/

6、W, Software )Software )启动、事件管理器启动、事件管理器A/B(A/B(多个触发源多个触发源) )启动、外启动、外部引脚触发启动。部引脚触发启动。灵活的中断控制，允许每个排序的结束灵活的中断控制，允许每个排序的结束(EOS, End of (EOS, End of Sequence)Sequence)或每两次或每两次EOSEOS申请中断一次。申请中断一次。排序器可以工作在启动排序器可以工作在启动/ /停止模式，允许多个时间排序的停止模式，允许多个时间排序的触发源同步转换。触发源同步转换。EVAEVA、EVBEVB触发源可以独立工作在双排序器模式。触发源可以独立工作在双排序

7、器模式。采样保持采样保持(S/H)(S/H)获取时间窗有单独的预分频时钟。获取时间窗有单独的预分频时钟。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADCADC模块原理框图模块原理框图周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院片上片上ADC模块有：模块有：3个控制寄存器（个控制寄存器（ADCTRL13)1个状态寄存器（个状态寄存器（ADCST）4个输入通道选择排序控制寄存器（个输入通道选择排序控制寄存器（ADCCHSELSEQ14)1个自动排序状态寄存器（个自动排序状态寄存器（ADCASEQSR）1个最大转换通道寄存器（个最大转换通道寄存器（ADCMAXCONV）

8、16个结果寄存器（个结果寄存器（ADCRESULT015）。）。 ADC模块寄存器如表模块寄存器如表8-1所示。该表中的寄存器映射到所示。该表中的寄存器映射到外设帧外设帧PF2中，这个空间只允许中，这个空间只允许16位访问，位访问，32位的访问会产位的访问会产生未定义的结果。生未定义的结果。 8.1.2 ADC的寄存器的寄存器周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC控制寄存器控制寄存器1 1：ADCTRL1位位14 RESET: 模数转换模块软件复位位。为模数转换模块软件复位位。为1，复位模块。，复位模块。位位1

9、312 SUSMOD1SUSMOD0：仿真悬挂模式。：仿真悬挂模式。位位118 ACQ_PS3ACQ_PS0：采样时间窗宽度位。：采样时间窗宽度位。 位位7 CPS：内核时钟预分频器：内核时钟预分频器 。设定对外设高速时钟。设定对外设高速时钟(HSPCLK)的分频。的分频。 位位6 CONT RUN：连续运行位。：连续运行位。 0：启动：启动/停止模式。停止模式。 1：连续转：连续转换模式。换模式。 位位5 SEQ OVRD：排序器超越模式位。：排序器超越模式位。 1：使能超越模式。：使能超越模式。 位位4 SEQ CASC：级联排序器工作模式位。：级联排序器工作模式位。 0：双排序器工作模：

10、双排序器工作模式式 。l：级联模式：级联模式 。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC控制寄存器控制寄存器2：ADCTRL2 位位15 EVB SOC SEQ：级联排序器模式下：级联排序器模式下EVB SOC使能位。使能位。1：EVB的信号启动级联的排序器的信号启动级联的排序器SEQ。 位位14 RST SEQ1：复位排序器：复位排序器1位。位。 1：立即将排序器复位到：立即将排序器复位到CONV00。 位位13 SOC SEQ1：开始转换：开始转换SOC触发排序器触发排序器1。 位位11 INT ENA SEQ1：排序器：排序器SEQ1的中断使能位。的中断使能位。1

11、：使能：使能 。 位位10 INT MOD SEQ1：排序器：排序器SEQ1的中断模式控制位。的中断模式控制位。0：每个：每个SEQ1排序结束时置排序结束时置1。 1：每隔一个：每隔一个SEQ1排序结束时置排序结束时置1。 位位8 EVA SOC SEQ1：EVA对对SEQ1产生产生SOC信号的屏蔽位。信号的屏蔽位。1：使能：使能EVA的触发信号源启动的触发信号源启动SEQ1/SEQ。 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 位位7 EXT SOC SEQ1：外部信号启动：外部信号启动SEQ1转换位。转换位。1：使能：使能 。位位6 RST SEQ2：复位排序器：复位排序器

12、2。l：立即复位：立即复位SEQ2 。位位5 SOC SEQ2：启动：启动SEQ2转换位转换位 。位位3 INT ENA SEQ2：SEQ2的中断使能控制位。的中断使能控制位。1：使能：使能 。位位2 INT MOD SEQ2：SEQ2的中断模式控制位。的中断模式控制位。 0：每个：每个SEQ2排序结束时置排序结束时置1。 1：每隔一个：每隔一个SEQ2排序结束时置排序结束时置1。 位位0 EVB SOC SEQ2：EVB对对SEQ2产生产生SOC信号的屏蔽位。信号的屏蔽位。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC控制寄存器控制寄存器3：ADCTRL3位位76 ADCB

13、GRFDN1、ADCBGRFDN0：模数转换内部：模数转换内部带隙带隙(Bandgap)和参考电压源电路的电源上电。这两位控和参考电压源电路的电源上电。这两位控制制ADC内部参考电压源电路的上电与断电。内部参考电压源电路的上电与断电。位位5 ADCPWDN：模数转换模块掉电控制位。：模数转换模块掉电控制位。 位位0 SMODE_SEL：采样模式选择位。：采样模式选择位。0:顺序采样。顺序采样。1：同时采样。同时采样。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院位位41 ADCCLKPS30：内核时钟分频器。：内核时钟分频器。 ADC时钟分频情况时钟分频情况 ADCCLKPS30内

14、核时钟分频内核时钟分频ADCLK00000HSPCLK/(ADCTRLl7+1)000l1HSPCLK/2*(ADCTRLl7+1)00102HSPCLK/4*(ADCTRLl7+1)111014HSPCLK/28*(ADCTRLl7+1)111115HSPCLK/30*(ADCTRLl7+1)周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院最大通道转换寄存器：最大通道转换寄存器：ADCMAXCONV位位60 MAX CONVn：定义一次自动转换最多可以转换：定义一次自动转换最多可以转换的通道个数。一次转换的个数为的通道个数。一次转换的个数为MAX CONVn+1。 周鹏周鹏 安徽工

15、程安徽工程大学大学电气工程电气工程学院学院自动排序状态寄存器：自动排序状态寄存器：ADCASSR 位位118 SEQ CNTR30：排序计数器状态位。在转换排：排序计数器状态位。在转换排序开始时，序开始时，SEQ CNTR30初始化为初始化为MAX CONV中的值。中的值。在一个自动转换排序的每一个转换之后，排序器的计数器减在一个自动转换排序的每一个转换之后，排序器的计数器减1。 位位60 是排序器是排序器SEQ2和和SEQ1的指针。作为的指针。作为TI测试用。测试用。 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC状态和标志寄存器：状态和标志寄存器：ADCST位位7 EOS

16、 BUF2：SEQ2的排序缓冲器结束位。的排序缓冲器结束位。位位6 EOS BUF1：SEQ1的排序缓冲器结束位。的排序缓冲器结束位。 位位5 INT SEQ2 CLR：SEQ2中断清零位。中断清零位。 位位4 INT SEQ1 CLR：SEQ1中断清零位。中断清零位。 位位3 SEQ2 BSY：SEQ2忙状态位。忙状态位。 位位2 SEQ1 BSY：SEQ1忙状态位。忙状态位。 位位1 INT SEQ2：SEQ2中断标志位中断标志位 。位位0 INT SEQ1：SEQ1中断标志位中断标志位 。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC输入通道排序寄存器输入通道排序寄存器

17、:ADCCHSELSEQ14 每每4位的位的CONVnn选择选择16路模拟输入通道中的一个作为路模拟输入通道中的一个作为自动排序的转换通道自动排序的转换通道 。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC转换结果缓冲寄存器转换结果缓冲寄存器: ADCRESULT015 寄存器寄存器ADCRESULTn中中12位转换结果是左对齐的，位转换结果是左对齐的，即存放在即存放在16位寄存器的高位寄存器的高12位。位。 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 由由ADC模块原理框图可以看出，模块原理框图可以看出，ADC共有共有16个输入通个输入通道引脚，分成为两组，

18、一组是道引脚，分成为两组，一组是ADCINA0ADCINA7，使用，使用采样保持器采样保持器S/H-A，对应于排序器，对应于排序器SEQ1；另一组是；另一组是ADCINB0ADCINB7，使用采样保持器，使用采样保持器S/H-B，对应于排序，对应于排序器器SEQ2。本节将介绍。本节将介绍F2812内部的内部的ADC是如何工作的，即是如何工作的，即ADC的工作方式。的工作方式。 8.2 ADC的工作方式的工作方式周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 自动排序器的作用是为需要转换的模拟输入通道安排自动排序器的作用是为需要转换的模拟输入通道安排转换的顺序，即确定先采哪个通道，后

19、采哪个通道。转换的顺序，即确定先采哪个通道，后采哪个通道。ADC的排序器由的排序器由2个个8状态排序器状态排序器SEQ1和和SEQ2组成，它们也可组成，它们也可以级联成以级联成1个个16状态排序器。状态排序器。 这里所说的这里所说的“状态状态”是指排序器中能够完成是指排序器中能够完成A/D转换转换通道的个数。通道的个数。 排序器又可以分为单排序器（级联构成排序器又可以分为单排序器（级联构成16状态）模式状态）模式和双排序器（和双排序器（2个相互独立的个相互独立的8状态）模式。状态）模式。 8.2.1自动转换排序器的工作原理自动转换排序器的工作原理 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气

20、工程学院学院单排序器（级联为单排序器（级联为1616状态）模式下自动排序状态）模式下自动排序ADCADC结构框图结构框图 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 双排序器（两个独立的双排序器（两个独立的8 8状态）模式下自动排序状态）模式下自动排序ADCADC结构框图结构框图 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院ADC单操作模式和级联操作模式比较单操作模式和级联操作模式比较特点特点单单8状态状态排序器排序器1(SEQ1)单单8状态状态排序器排序器2(SEQ2)级联级联16状态状态排序器排序器(SEQ)开始转换触发信号开始转换触发信号(SOC)EVA,软

21、件软件,外部引脚外部引脚EVB,软件软件EVA,EVB,软件软件,外部引脚外部引脚最大转换数最大转换数(即排序器长度即排序器长度)8816自动停在排序器的结尾自动停在排序器的结尾(EOS) 是是是是是是优先级优先级高高低低无效无效ADC转换结果寄存器转换结果寄存器07815015ADCCHSELSEQn位的分配位的分配CONV00CONV07CONV08CONV15CONV00CONV15周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院为讲解方便，规定排序器的状态如下：为讲解方便，规定排序器的状态如下：排序器排序器SEQ1：CONV00-CON07排序器排序器SEQ2：CONV08-

22、CON15排序器排序器SEQ：CONV00-CON15转换触发特性：转换触发特性：SEQ1：软件、：软件、EVA、外部引脚，优先级高于、外部引脚，优先级高于SEQ2SEQ2：软件、：软件、EVB，优先级低于，优先级低于SEQ1SEQ：软件、：软件、EVA、EVB、外部引脚，无仲裁优先级、外部引脚，无仲裁优先级 由由每个排序所选的模拟输入通道由排序控制寄存器每个排序所选的模拟输入通道由排序控制寄存器（CHSELSEQn)的的CONVnn位域（位域（4位长）所定义，可位长）所定义，可指定指定16通道中的任何一个。通道中的任何一个。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 此模式，

23、此模式，SEQ1或或SEQ2在一次排序过程中，可对在一次排序过程中，可对8个转换通个转换通道进行自动排序。转换结果被保存到道进行自动排序。转换结果被保存到8个结果寄存器（个结果寄存器（SEQ1为为ADCRESULT07，SEQ2为为ADCRESULT815）。）。 在一个排序中的转换个数受寄存器在一个排序中的转换个数受寄存器ADCMAXCONV中的一中的一个个3位域或位域或4位域位域MAX CONVn控制。它的值在自动排序转换开控制。它的值在自动排序转换开始时被自动装载到自动排序状态寄存器（始时被自动装载到自动排序状态寄存器（ADCASEQSR)的排序的排序计数器计数器状态状态位位SEQ CN

24、TR30中。中。 MAX CONVn位域的值在位域的值在0 7之间，排序器从状态之间，排序器从状态CONV00开始转换，开始转换，SEQ CNTRn位域从装载值开始向下计数，直到位域从装载值开始向下计数，直到SEQ CNTRn为为0。 一次自动排序中完成的转换数为一次自动排序中完成的转换数为MAX CONVn+1。8.2.2 连续连续自动排序模式自动排序模式 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 连续连续的自动排序模式流程的自动排序模式流程 一旦转换启动（一旦转换启动（SOC)触发信号被排序器收到后触发信号被排序器收到后，转换立即开始，转换通道数转换立即开始，转换通道数载

25、入载入SEQ CNTRn位域，按位域，按照照ADCCHSELSEQn寄存器指寄存器指定的通道顺序进行转换定的通道顺序进行转换。 每个通道转换结束后每个通道转换结束后，SEQ CNTRn自动减自动减1。当。当SEQ CNTRn达到达到0时，将根据时，将根据ADCTRL1寄存器的连续运行位寄存器的连续运行位（CONT RUN)状态，发生以下状态，发生以下事情事情：周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院(1)如果如果CONT RUN位位1，转换排序自动再次启动（即转换排序自动再次启动（即SEQ CNTRn重载重载MAX CONV1中的初始值，且中的初始值，且SEQ1状态被置于状态

26、被置于CONV00）。）。在这种情况下，必须确保在下一次转换排序之前在这种情况下，必须确保在下一次转换排序之前读取结果寄存器。在读取结果寄存器。在ADC模块向结果寄存器写入数据而用户却模块向结果寄存器写入数据而用户却想从结果寄存器读取数据时，想从结果寄存器读取数据时，ADC的仲裁逻辑确保结果寄存器的仲裁逻辑确保结果寄存器不会崩溃。不会崩溃。(2)如果如果CONT RUN位位0，则则排序器工作于启动排序器工作于启动/停止模式，排停止模式，排序器会停留在最后的状态序器会停留在最后的状态（例如（例如CONV06），并且），并且SEQ CNTRn继续保持继续保持0值。值。因为每次因为每次SEQ CNT

27、Rn达到达到0时，中断标志会被置时，中断标志会被置1。如果需要，用户可使用如果需要，用户可使用ADCTRL2寄存器的寄存器的RST SEQn位，在中位，在中断服务程序中复位排序器，以便下一次转换启动时，断服务程序中复位排序器，以便下一次转换启动时，SEQ CNTRn可以重载可以重载MAX CONV1的初始值，且的初始值，且SEQ1状态被设置状态被设置为为CONV00。这一特性在排序器的启动。这一特性在排序器的启动/停止操作中停止操作中非常非常有用有用。周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 除除了连续了连续自动排序模式外，自动排序模式外，任何一个排序器任何一个排序器（SEQ

28、1、SEQ2或或SEQ）都可工作）都可工作在启动在启动/停止模式停止模式。 在此模式，可实现多个启动转换触发在时间上同步。但在此模式，可实现多个启动转换触发在时间上同步。但是排序器完成一个转换序列之后，可以在没有复位到初始是排序器完成一个转换序列之后，可以在没有复位到初始状态状态CONV00情况下，被重新触发。因此当一个转换排序情况下，被重新触发。因此当一个转换排序结束后，排序器停留在当前的转换状态。在这种方式下，结束后，排序器停留在当前的转换状态。在这种方式下，ADCTRL1寄存器的连续运行位寄存器的连续运行位ADCTRL1.6位（位（CONT RUN位）位） 必须设置为禁止（写必须设置为禁

29、止（写0 ）。）。8.2.3 排序器的启动排序器的启动/停止停止模式模式 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 每一个排序器都有一组能被使能或禁止的触发源。每一个排序器都有一组能被使能或禁止的触发源。SEQ1、SEQ2和和SEQ的有效输入触发源见表的有效输入触发源见表8-9。8.2.4 输入触发源输入触发源 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 排序器在转换期间排序器在转换期间可以使用中断方式可以使用中断方式1和中断方式和中断方式2两种两种方式产生中断，这两种方式由方式产生中断，这两种方式由ADCTRL2寄存器中的中断使寄存器中的中断使能位和中断方式

30、控制位决定。能位和中断方式控制位决定。中断方式中断方式1是每个排序序列转换结束时产生中断请求，即每转换结是每个排序序列转换结束时产生中断请求，即每转换结束（束（EOS）一个序列，便产生一次中断请求。）一个序列，便产生一次中断请求。 中断方式中断方式2是每隔一个排序序列转换结束（是每隔一个排序序列转换结束（EOS）时产生中断请求，）时产生中断请求，即不是每次转换结束都会产生一个中断请求，而是一个隔一个地产即不是每次转换结束都会产生一个中断请求，而是一个隔一个地产生。生。8.2.5 排序转换时的中断操作排序转换时的中断操作 周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 通过前面几章的

31、学习，已经知道晶振经过通过前面几章的学习，已经知道晶振经过PLL模块之模块之后产生了后产生了SYSCLKOUT，而，而CPU时钟信号经过高速时钟预时钟信号经过高速时钟预定标器之后生成了高速外设时钟定标器之后生成了高速外设时钟HSPCLK提供给了像提供给了像AD、EV这样的高速外设，因此这样的高速外设，因此ADC模块由高速外设时钟模块由高速外设时钟HSPCLK提供基时钟。图提供基时钟。图8-16给出了从给出了从DSP芯片的外部时芯片的外部时钟输入至钟输入至ADC模块的整个时钟链。模块的整个时钟链。 8.3 ADC时钟预定标时钟预定标 图图8-16 8-16 输入至输入至ADCADC的时钟链的时钟

32、链周鹏周鹏 安徽工程安徽工程大学大学电气工程电气工程学院学院 高速外设时钟高速外设时钟HSPCLK并不是直接用于并不是直接用于ADC模块，模块，而是将高速外设时钟而是将高速外设时钟HSPCL除以除以ADCTRL3寄存器的寄存器的ADCCLKPS30位的值，然后通过位的值，然后通过ADCTRL1寄存器的寄存器的CPS位提供额外的二分频（位提供额外的二分频（CPS=1时）或不分频时）或不分频（CPS=0时），就可以得到时），就可以得到ADC的内核时钟的内核时钟ADCCLK。另外，可通过控制另外，可通过控制ADCTRL1寄存器的寄存器的ACQ_PS30位来位来增大采样增大采样/采集窗口（采样脉冲的宽度），使采集窗口（采样脉冲的宽度），使ADC适应源适应源阻抗的变化。这些位不影响阻抗的变化。这些位不影响S/H和转换过程，但由于扩和转换过程，但由于扩展了展了SOC脉冲，也就延长了采样部分所用的时间。如图脉冲，也就延长了采样部分所用的时间。如图8-17所示。所示。 周鹏周鹏 安徽工