工学第次课时序逻辑电路PPT教案

1、会计学1工学第次课时序逻辑电路工学第次课时序逻辑电路1. 异步二进制加法计数器异步二进制加法计数器原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转.构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q 端。在末位+1时，从低位到高位逐位进位方式工作。二. 异步计数器注意：若用上升沿作为触发信号，加法器低位Q输出作为高位时钟，减法器低位Q作为高位时钟；若用下降沿作为触发信号，正好相反。第1页/共59页图6.3.17每1位从“1”变“0”时，向高位发出进位，使高位翻转.(低位输出由1变为0时，下降沿正好作为高位时钟信号)此处没考虑触发器的传输延迟时间tpd.

2、第2页/共59页构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q 端。在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。第3页/共59页图6.3.18第4页/共59页原理：在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态。1 2 345 6 7 8910J=0J=1J=0J=1J=0第5页/共59页图6.3.19111131232213100KQQJKJKQJKJ注：JK悬空时相当于接逻辑1第6页/共59页其逻辑符号及功能表如图所示其逻辑符号及功能表如图所示图6.3.20第7页/共5

3、9页第8页/共59页优点：其与同步计数器相比，具有结构简单的优点。在用T触 发器构成二进制计数器时，可以不附加任何其它电路缺点：（1）工作频率比较低，因为异步计数器的各级触发器是以串行进位方式连接的，所以在最不利的情况下要经过所有各级触发器传输延迟时间之和以后，新状态才能稳定建立。（2）在电路状态译码时存在竞争-冒险现象。第9页/共59页若已有若已有N进制计数器（如进制计数器（如74LS161)，现在要实现，现在要实现M进制计数器，进制计数器，只能用已有的计数器产品经过外电路的不同连接方式实现。只能用已有的计数器产品经过外电路的不同连接方式实现。NMNM第10页/共59页在在N进制计数器的顺序

4、计数过程中，若设法使之进制计数器的顺序计数过程中，若设法使之跳过（跳过（NM）个状态）个状态，就，就可以得到可以得到M进制计数器了，其方法有进制计数器了，其方法有置零法（复位法）置零法（复位法）和和置数法（置位法）置数法（置位法）。置数法置零法第11页/共59页置零法适用于有置零（有置零法适用于有置零（有异步和同步）输入端的计异步和同步）输入端的计数器数器，如异步置零的有，如异步置零的有74LS160、161、191、190、290,同步置零的有同步置零的有74LS163、162，其工作原理示意图如，其工作原理示意图如图所示图所示若原来的计数器为若原来的计数器为N进制，初态从进制，初态从S0开

5、始，则到开始，则到 SM1为为M个循环状态。个循环状态。如果将如果将SM状态译码产生一个置零信号加到计数器的异步置零输入端，状态译码产生一个置零信号加到计数器的异步置零输入端，计数器将立刻返回计数器将立刻返回S0状态状态。若清零为异步清零，故提供清零信号的。若清零为异步清零，故提供清零信号的状态为暂态，它不能计一个脉冲，状态为暂态，它不能计一个脉冲，异步清零暂态第12页/共59页异步置零法异步置零法解：解：74160有效循环为有效循环为00001001，由于初态，由于初态为为0000，故六进制为六，故六进制为六个状态循环，即个状态循环，即00000101，回零信号取自回零信号取自0110。第1

6、3页/共59页进位输出进位输出1图6.3.22图6.3.23第14页/共59页解：解：状态表为状态表为故由状态表可知为故由状态表可知为5进制计数器。进制计数器。)(02QQRD第15页/共59页时序图为时序图为第16页/共59页解：其状态转换图如图所示，则产生解：其状态转换图如图所示，则产生清零信号为清零信号为Q3 Q2 Q1 Q0 1100图6.3.25第17页/共59页图6.3.26（a）（b）第18页/共59页图6.3.2701011000 001第19页/共59页 有预置数功能的计数器可用此方法构成有预置数功能的计数器可用此方法构成M进制计数器。但注意进制计数器。但注意74LS161(

7、160)为同步预置数，为同步预置数，74LS191(190)为异步预置数。为异步预置数。 置数法的置数法的原理原理:是通过给是通过给计数器重复置入某个数值的计数器重复置入某个数值的方法跳过（方法跳过（NM）个状态，）个状态，从而获得从而获得M进制计数器的。进制计数器的。为了实现为了实现M进制计数器，进制计数器，同同步置数信号应由步置数信号应由SM1产生，产生，而异步置数应由而异步置数应由SM产生产生。产生预置数信号的状态第20页/共59页初态产生预置信号的状态第21页/共59页解：置位信号为)(DL01303QQAQQQAY预置数为预置数为D3D2D1D00000第22页/共59页由状态表可知

8、，由状态表可知，A0为为10进制计数器进制计数器，A1为为12进制计数器进制计数器。)(DL01303QQAQQQAY第23页/共59页第24页/共59页解：实现的电路如下解：实现的电路如下第25页/共59页第26页/共59页题题6.16 题题6.18 题题6.20第27页/共59页这种情况下，必须用这种情况下，必须用多片多片N进制计数器组合起来进制计数器组合起来，才能构成，才能构成M进制计数器。进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。(1) 串行进位方式和并行进位方式：串行进位方式和并行进

9、位方式：串行进位方式：串行进位方式： 在串行进位方式中，以在串行进位方式中，以低位片的进位信号作为高位片的时钟输入信号。低位片的进位信号作为高位片的时钟输入信号。 两片始终同时处于计数状态两片始终同时处于计数状态.第28页/共59页图6.3.29并行进位方式：并行进位方式： 在并行进位方式中，在并行进位方式中，以低位片的进位输出信号作为高位片的工作以低位片的进位输出信号作为高位片的工作状态控制信号状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上。，两片的计数脉冲接在同一计数输入脉冲信号上。第29页/共59页图6.3.30a. 若要实现的若要实现的M进制可分解成两个小于进制可分解成两个小于

10、N的因数相乘的因数相乘，即，即MN1N2,则先将则先将N进制计数器接成进制计数器接成N1进制计数器和进制计数器和N2进制计数器，再采用串行进制计数器，再采用串行进位或并行进位方式将两个计数器连接起来，构成进位或并行进位方式将两个计数器连接起来，构成M进制计数器。进制计数器。第30页/共59页解：24可分解成46（或者38、212)，则先将两片74LS160构成4进制和6进制计数器，再连接，其实现电路如图所示。第31页/共59页解：可将解：可将32分成分成162(或或84)，则电路如图所示。，则电路如图所示。第32页/共59页（2)整体置零方式和整体置数方式首先将两片首先将两片N进制计数器按串行

11、进位方式或并行进位方式联成进制计数器按串行进位方式或并行进位方式联成NN M 进制计数器，再按照进制计数器，再按照NM的置零法和置数法构成的置零法和置数法构成M进制计数器。此方法进制计数器。此方法适合任何适合任何M进制（可分解和不可分解）计数器的构成。进制（可分解和不可分解）计数器的构成。例例利用利用74LS160接成接成29进制计数器进制计数器。解：采用整体置零法的实现电路如图所示，采用整体置数法解：采用整体置零法的实现电路如图所示，采用整体置数法的实现电路如图所示的实现电路如图所示第33页/共59页(a)异步整体置异步整体置零零(b)同步整体置数图6.3.33第34页/共59页解：若由解：

12、若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进制实际为二进制计数器进制实际为二进制计数器(28),故先要将故先要将53化成二进制数码，再根据整体置数法或整体置零法实现化成二进制数码，再根据整体置数法或整体置零法实现53进制。进制。（53)D（110101)B利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如图所示。进制加法计数器如图所示。第35页/共59页第36页/共59页解：解： (1) 8421异步十进制计数器：将异步十进制计数器：将CLK1和和Qo相接，计数脉冲由相接，计数脉冲由CLKo输入，输入，从由从由Q3Q2Q1Q0输出，即为

13、输出，即为8421异步十进制计数器。异步十进制计数器。第37页/共59页第38页/共59页将将Q3与与CLK0相接，计数脉冲由相接，计数脉冲由CLK1输入，从输入，从Q0Q3Q2Q1输出则输出则为为5421码十进制计数器，码十进制计数器，第39页/共59页第40页/共59页 先将先将74LS290构成构成8421异步十进制计数器，再利用置零端和置九端构成异步十进制计数器，再利用置零端和置九端构成异步六进制计数器。其实现电路如图所示。异步六进制计数器。其实现电路如图所示。第41页/共59页1.环形计数器环形计数器 电路如图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，电路如图所示，将移位寄

14、存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。数据将循环右移。图6.3.38第42页/共59页注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须 将电路置到有效循环的某个状态中。 第43页/共59页231312120111210010QDQQDQQDQQQQDQnnnn其状态方程为第44页/共59页231312120111210010QDQQDQQDQQQQDQnnnn有效循环1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。

15、第45页/共59页 移位寄存器型计数器的结构可表示为图所示的框图形式。移位寄存器型计数器的结构可表示为图所示的框图形式。其反馈电路的表达式为其反馈电路的表达式为),.,(1100nQQQFD环形计数器是反馈函数中最简单的一种，其环形计数器是反馈函数中最简单的一种，其D0=Qn1第46页/共59页图6.3.41其状态转换图为此电路不能自启动！第47页/共59页)(3210 QQQD其中第48页/共59页a.n位移位寄存器构成的扭环型计数器的有效循环状态为位移位寄存器构成的扭环型计数器的有效循环状态为2n个，个，比环形计数器提高了一倍比环形计数器提高了一倍;b.在有效循环状态中，每次转换状态只有一

16、个触发器改变状态，在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争冒险现象这样在将电路状态译码时不会出现竞争冒险现象;c.虽然扭环型计数器的电路状态的利用率有所提高，但仍有虽然扭环型计数器的电路状态的利用率有所提高，但仍有2n2n 个状态没有利用。个状态没有利用。扭环型计数器的特点扭环型计数器的特点第49页/共59页 在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作，这就要求系统的控制部分能给出一组在时间上有一定先后顺序的操作，这就要求系统的控制部分能给出一组在时间上有一定先后顺序

17、的脉冲信号，能产生这种信号的电路就是顺序脉冲发生器。的脉冲信号，能产生这种信号的电路就是顺序脉冲发生器。1. 由移位寄存器构成：由移位寄存器构成： 可以由移位寄存器构成环形计数器，它就是一个顺序脉冲发生器。可以由移位寄存器构成环形计数器，它就是一个顺序脉冲发生器。电路和波形如图所示第50页/共59页第51页/共59页 图为由图为由74LS161构成的构成的8进制计数器和进制计数器和38译码器构成的顺序节拍脉冲译码器构成的顺序节拍脉冲发生器。发生器。图6.3.44输出波形如图所输出波形如图所示示第52页/共59页在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，这样的信号称为序列信号，产生序列信号的电路称为序列信号发生器。信号，这样的信号称为序列信号，产生序列信号的电路称为序列信号发生器。构成序列信号发生器的方法很多，现介绍两种：构成序列信号发生器的方法很多，现介绍两种：1.由计数器和数据选择器构成由计数器和数据选择器构成 此电路比较简单和直观，若产生一个此电路比较简单和直观，若产生一个8位序列信号为位序列信号为00010111(时间顺序时间顺序为自左向右），则