实验一3-8译码器的设计-重庆科创职业学院

1、一、设计流程一、设计流程 Max+plusMax+plus软件设计流程由以下几部分组成。软件设计流程由以下几部分组成。 1 1、设计输入：设计输入：可以采用原理图输入、可以采用原理图输入、HDLHDL语言描述、语言描述、EDIFEDIF网表网表输入及波形输入等几种方式。输入及波形输入等几种方式。 2 2、编译：编译：先根据设计要求设定编译参数和编译策略，如器件先根据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合和器件适配，并产生报告文件、设计项目进行网表提取、逻

2、辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析仿真和编程使用。延时信息文件及编程文件，供分析仿真和编程使用。 3 3、仿真：仿真：仿真包括功能仿真、时序仿真和定时分析，可以利仿真包括功能仿真、时序仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。用软件的仿真功能来验证设计项目的逻辑功能是否正确。 4 4、编程与验证：编程与验证：用经过仿真确认后的编程文件通过编程器用经过仿真确认后的编程文件通过编程器（ProgrammerProgrammer）将设计下载到实际芯片中，最后测试芯片在系统）将设计下载到实际芯片中，最后测试芯片在系统中的实际运行性能。中的实际运

3、行性能。 在设计过程中，如果出现错误，则需重新回到设计输入阶段，在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重复上述过程。改正错误或调整电路后重复上述过程。下图是下图是Max+plus编译设计主控界面，它显示了编译设计主控界面，它显示了Max+plus自动设计的各主要处理环节和设计流自动设计的各主要处理环节和设计流程，包括设计输入编辑、编译网表提取、数据库建程，包括设计输入编辑、编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取、立、逻辑综合、逻辑分割、适配、延时网表提取、编程文件汇编（装配）以及编程下载编程文件汇编（装配）以及编程下载9个步骤。个步

4、骤。 图3-1-2（四）管脚的重新分配与定位：（四）管脚的重新分配与定位：启动启动MaxplusIIFloorplan Editor菜单命令，（或按菜单命令，（或按“ ”快捷图标）出现图快捷图标）出现图4.4-1所示的芯片管脚自动分配画面，点击所示的芯片管脚自动分配画面，点击“”图标，所有管脚将会在图标，所有管脚将会在“ ”中显示。中显示。图4.4-1图4.4-2Foolrplan Editor展示的是该设计项目的管脚分配图。这是由展示的是该设计项目的管脚分配图。这是由软件自动分配的。用户可随意改变管脚分配，以方便与你的外软件自动分配的。用户可随意改变管脚分配，以方便与你的外设电路进行匹配。管

5、脚编辑过程如下：设电路进行匹配。管脚编辑过程如下：、按下窗口左边手动分配图标、按下窗口左边手动分配图标“”，所有管脚，所有管脚将会出现在窗口中，如图将会出现在窗口中，如图4.-中箭头所指。中箭头所指。、用鼠标按住某输入、用鼠标按住某输入|输出端口，并拖到下面芯输出端口，并拖到下面芯片的某一管脚上，松开鼠标左键，便可完成一个片的某一管脚上，松开鼠标左键，便可完成一个管脚的重新分配（读者可以试着在管脚之间相互管脚的重新分配（读者可以试着在管脚之间相互拖曳，你会觉得非常方便）。注意：芯片上有一拖曳，你会觉得非常方便）。注意：芯片上有一些特定的管脚不能被占用，进行管脚编辑时一定些特定的管脚不能被占用，

6、进行管脚编辑时一定要注意。另外，在芯片器件选择中，如果选的时要注意。另外，在芯片器件选择中，如果选的时Auto，则不允许对管脚进行再分配。当你对管脚，则不允许对管脚进行再分配。当你对管脚进行二次调整以后，一定要再编译一次，否则程进行二次调整以后，一定要再编译一次，否则程序下载以后，其管脚功能还是当初的自动分配状序下载以后，其管脚功能还是当初的自动分配状态。态。二）器件编程下载二）器件编程下载图4.5-11、启动、启动MaxplusIIProgrammer菜单，如果是第一次启菜单，如果是第一次启用的话，将出现如图用的话，将出现如图4.-所示的对话框，请你填写硬所示的对话框，请你填写硬件类型，请选

7、择件类型，请选择“ByteBlaster(MV)”并按下并按下OK确认即可。确认即可。图4.5-2、启用、启用JTAGMulti-Device JTAG Chain Setup.菜单项，按菜单项，按Select Programming File.按钮，选择要下载的按钮，选择要下载的*.pof文件。然文件。然后按后按dd加到文件列表中，如图加到文件列表中，如图4.-所示（如果编译时选择所示（如果编译时选择的是的是FPGA芯片，此时要选择的下载文件为芯片，此时要选择的下载文件为*.sof）如果不是当）如果不是当前要下载编程的文件的话，请使用前要下载编程的文件的话，请使用Delete将其删除。将其删除。3、选择完下载文件后，单击、选择完下载文件后，单击OK确定，出现下图确定，出现下图 4.5-所示的下载编程界面。所示的下载编程界面。4、单击、单击Pogram按钮，进行下载编程，如不能正按钮，进行下载编程，如不能正确下载，请点击图确下载，请点击图4.-的的Detect JTAG chain info按钮