计算机组成原理9-存储器-2

1、主存储器容量的扩充主存储器容量的扩充位扩展方式（位并联方式）位扩展方式（位并联方式） 当主存储器的字数与单个存储芯片的字数相当主存储器的字数与单个存储芯片的字数相同而位数不同时，采用位扩展方式同而位数不同时，采用位扩展方式 各芯片的数据输入各芯片的数据输入/ /输出线相拼接，编址空间输出线相拼接，编址空间相同的芯片，地址线与片选信号相同，各芯片可相同的芯片，地址线与片选信号相同，各芯片可公用。公用。 例如：主存容量例如：主存容量64K x 464K x 4，可选芯片为芯片，可选芯片为芯片6464K x 1K x 1 解：解： 6464K x 4K x 4 1 1）芯片数量）芯片数量 = - =

2、 4= - = 4片片 2 2）逻辑图）逻辑图 6464K x 1K x 164K x 1CPU64K x 164K x 164K x 1A0A15D3D2D1D0片选接地片选接地WED3D2D1D0字扩展方式字扩展方式n当主存储器的字长与单个存储芯片的字长相同而字数不同当主存储器的字长与单个存储芯片的字长相同而字数不同时，采用字扩展方式时，采用字扩展方式n例如：主存容量例如：主存容量64K x 864K x 8，可选芯片芯片，可选芯片芯片8 8K x 8K x 8 解：解： 1 1）芯片数量）芯片数量 = = （ 64K x 864K x 8）/ / （ 8K x 88K x 8）= 8 =

3、 8 片片 2 2）地址分配和片选逻辑）地址分配和片选逻辑 每个芯片地址线只有每个芯片地址线只有1313根（根（A12 A12 A0)A0)， CPUCPU输出有输出有1616根（根（A15 A15 A0) A0)， A12A12 A0) A0)直接相连，直接相连， （A15 A15 A13) A13)联联3-83-8译码器输入端，译码器输出端联到译码器输入端，译码器输出端联到8 8个芯片个芯片 3 3）逻辑图）逻辑图字扩展方式字扩展方式CPUA0A158K x 8A14A13A128K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 83/8译译码码器

4、器D7D0WE111110000001010011100101CSCS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Vcc Y0 Y1 Y2 Y3 Y4 Y5 Y6 A B C G2A G2B G1 Y7 GND 7413874138 3-874138 3-8译码器译码器74138 3-874138 3-8译码器译码器门控门控输入输入输出输出G1G2A+G2BC B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0X0111111111X00000000X X XX X X0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1111111

5、11111111111111111011111101111110111111011111101111110111111011111101111111字位同时扩展方式字位同时扩展方式n当单个存储芯片的字长和字数都不同能满足主存储当单个存储芯片的字长和字数都不同能满足主存储器的要求时，采用字位同时扩展方式器的要求时，采用字位同时扩展方式 例如：主存容量例如：主存容量4K x 8，其中固化区，其中固化区2KB，选用，选用EPROM芯片芯片2716（2K x 8），工作区），工作区2KB，选用，选用RAM芯片芯片2114（1K x 4），地址总线），地址总线A15 A0（低），双向数据总线（低），双向

6、数据总线D7 D0（低）。（低）。 解：解： 1）芯片数量）芯片数量 2KB/（2K x 8） = 1片片 2716， 2 KB/（1K x 4） = 4片片 2114，每两片并联。，每两片并联。字位同时扩展方式字位同时扩展方式字扩展字扩展2K x 81K x 41K x 41K x 41K x 4位扩展位扩展芯片容量芯片容量芯片地址芯片地址片选信号片选信号片选逻辑片选逻辑2KA10A0CS0A111KA9A0CS1A11A101KA9A0CS2A11A102）地址分配和片选）地址分配和片选3）逻辑图）逻辑图字位同时扩展方式字位同时扩展方式CPU27162114211421142114A11

7、A10A11 A10A11A10A0D7D4D3D0R/WCS0CS1CS2A9A0A9A0访存地址的译码方式访存地址的译码方式n全译码方式全译码方式 地址唯一地址唯一CPUA0A12D0D3A11A10A9存储器存储器D4D7A15A14A13 部分译码方式部分译码方式 地址不唯一地址不唯一CPUA0A12D0D3A11A10A93/8译码器译码器D4D7A15A14A13访存地址的译码方式访存地址的译码方式CPUCPU和主存的连接和主存的连接 系统模式系统模式1）最小系统模式）最小系统模式2）较大系统模式）较大系统模式3）专用存储总线模式）专用存储总线模式速度匹配与时序控制速度匹配与时序控

8、制 CPU 操作和访存操作的时钟周期操作和访存操作的时钟周期 时钟周期时钟周期总线周期：总线周期：CPU通过系统总线对存储器的一次读通过系统总线对存储器的一次读写操作。由数个时钟周期组成写操作。由数个时钟周期组成从宏观上把握（存储器与从宏观上把握（存储器与CPUCPU连接的解题思路）连接的解题思路）n从从CPUCPU和存储芯片的地址总线分析连接方式：和存储芯片的地址总线分析连接方式：CPUCPU地址线地址线 存储器地址线存储器地址线nCPUCPU的的MREQMREQ信号，存储器的信号，存储器的CSCS片选信号片选信号存储器的寻址方式存储器的寻址方式片选片选字选（首先完成）字选（首先完成）存储器

9、的外部译码方式存储器的外部译码方式线性选择线性选择（部分译码方式）（部分译码方式）地址译码选择（全译码）地址译码选择（全译码）是否全译码方式是否全译码方式分析需要用多少分析需要用多少芯片完成存储系统芯片完成存储系统字选完成片内寻址字选完成片内寻址（确定多少（确定多少CPUCPU地址线直接连接到存储芯片）地址线直接连接到存储芯片）确定片选方式确定片选方式（把地址线的高位与译码芯片相连）（把地址线的高位与译码芯片相连）计算芯片的地址线计算芯片的地址线线性选择（部分译码方式）n片选信号用一根高位的地址线CPUA0A12D0D3A11A10A9存储器存储器D4D7A15A14A13存储器存储器Z80Z

10、80中接入中接入1K RAM 1K RAM 和和1K ROM ,1K ROM ,用用A11A11来作线选地来作线选地址线。问址线。问 RAM RAM 和和 ROM ROM 的基本地址？的基本地址？CPUA0A12D0D3A11A10A9存储器存储器D4D7A15A14A13nA11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0n 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0nn 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

11、1 1 1 1 1 1n 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0nn 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1n0000H 0000H 03FFH03FFH n0800H 0800H 0BFFH 0BFFH n两个芯片出现了不邻接地址两个芯片出现了不邻接地址地址译码选择法（全译码）地址译码选择法（全译码）n所有的地址总线都所有的地址总线都参加译码工作参加译码工作n地址连续无间断地址连续无间断n每一个单元的地址每一个单元的地址是唯一的是唯一的CPUA0A12D0D3A11A10A9存储存

12、储器器D4D7A15A14A13n思考题思考题 27642764是是8kb8kb的存储芯片，在的存储芯片，在8 8位处理机中，位处理机中，ABAB是是2020位，既有位，既有1MB1MB的存储空间。用全译码的存储空间。用全译码方式，用方式，用74LS13874LS138实现将一块实现将一块27642764放在这放在这1MB1MB内存空间的顶部，既放在内存空间的顶部，既放在FE000H-FE000H-FFFFFHFFFFFH区间。区间。1 1、分析、分析CPUCPU的的ABAB以及存储片的以及存储片的ABAB是否全译码方是否全译码方式式2 2、分析地址空间、分析地址空间3 3、画出逻辑电路、画出

13、逻辑电路19191818171716161515141413131212111110109 98 87 76 65 54 43 32 21 10 01 11 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1D0-D7A0-A12VCCCS2764&ABCA13A14A15A16A17A18A19Y7G2BG2AMEMRG1+5例题：在例

14、题：在Z80Z80系统中，试采用全译码方式设计一个系统中，试采用全译码方式设计一个 12K 12K 字节字节的存储系统。其低的存储系统。其低 8 KB 8 KB 为为 EPROM,EPROM,选用选用 4K4K8 8 的的27322732芯片，芯片，高高 4 KB 4 KB 为为 RAM ,RAM ,选用选用 2K2K8 8 的的61166116芯片。芯片。n1 1、分析芯片数量，地址线：、分析芯片数量，地址线：n27342734：2 2片，片，1212条地址线：条地址线：nCPU A0 CPU A0 A11A11n61166116：2 2片，片，1111条地址线条地址线n CPU A0 CP

15、U A0 A10A10A15CPUA0A12D0D3A11A106116D4D7A14A132734例题：在例题：在Z80Z80系统中，试采用全译码方式设计一个系统中，试采用全译码方式设计一个12K12K字节的存储系统。字节的存储系统。其低其低8KB8KB为为EPROM,EPROM,选用选用4K4K8 8的的27322732芯片，高芯片，高4KB4KB为为RAM,RAM,选用选用2K2K8 8的的61166116芯片。芯片。n2 2、分析片选方式（全译码方式）、分析片选方式（全译码方式）n片选信号由片选信号由74LS13874LS138产生产生A15 A14 A13 A120000Y00001

16、Y10010Y2CSABCA13A14A15Y1G2BG2AMREQG1+5A12Y0Y2CPUA0A14D0D3A15A11D4D7A13+5ABCY1G2BG2AG1Y0Y2A12MREQ27322732611661161514131211109876543210000 00 00000000000000 01 111111111110000H0FFFH000 10 00000000000000 11 111111111111000H1FFFFH001 00 00000000000001 00 111111111112000H27FFH001 01 00000000000001 01 11

17、11111111128FFH2FFFH如用如用2020位的地址总线与存储芯片用全译位的地址总线与存储芯片用全译码的方式相连，如何连接？码的方式相连，如何连接？n用两片用两片138138nA19 A19 A15A15为为0 0时选中时选中A16A17A15ABCA13A14MREQY1G2BG2AG1+5A12Y0Y2ABCA18G2BG2AG1+5Y0A19数据校验码数据校验码 数据校验码是一种有发现某些错误或有自动纠错数据校验码是一种有发现某些错误或有自动纠错能力的数据编码方法。能力的数据编码方法。 码距：是指任意两个合法码之间不同二进制位的码距：是指任意两个合法码之间不同二进制位的最小个数

18、。如仅有一位不同，则码距为最小个数。如仅有一位不同，则码距为1 1。 即一个二进制数改变的位等于或大于数码距，则即一个二进制数改变的位等于或大于数码距，则会变成另一个合法码。而改变的位数小于码距则会变成另一个合法码。而改变的位数小于码距则会成为错码。会成为错码。 A B C 0 0 0 0 0 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7A B C 0 0 0 0 0 0 10 1 0 0 1 1 31 0 0 1 0 1 11 1 0 21 1 1 奇偶校验码奇偶校验码 奇偶校验码是主存采用的一种最简单的行之有效的方法。奇偶校验码是主存采用的

19、一种最简单的行之有效的方法。 1）构成法则：）构成法则： 在数据码的右边再加上在数据码的右边再加上1位奇偶校验位，位奇偶校验位， 若是奇校验，就把该编码中若是奇校验，就把该编码中1的个数凑成奇数，的个数凑成奇数， 若是偶校验，就把该编码中若是偶校验，就把该编码中1的个数凑成偶数。的个数凑成偶数。 2）特点）特点 在有效信息后加在有效信息后加1位校验位，组成校验码位校验位，组成校验码 码距为码距为2（10001 00001 00101） 能查出代码信息有奇数位出错，但不能确定是哪一位能查出代码信息有奇数位出错，但不能确定是哪一位出错。出错。奇偶校验码奇偶校验码 例：例： 有效信息有效信息 101

20、1 0001 奇校验码奇校验码 1011 0001 1 /1的个数为奇数的个数为奇数 偶校验码偶校验码 1011 0001 0 /1的个数为偶数的个数为偶数 校验码包含校验码包含 有效信息和校验位有效信息和校验位 奇偶校验逻辑奇偶校验逻辑 主要采用异或门校验码的生成和检错。主要采用异或门校验码的生成和检错。奇偶校验码奇偶校验码校验位校验位( 偶形成偶形成 ) D7 D6 D5 D4 D3 D2 D1 D01：奇数个：奇数个10：偶数个：偶数个1奇偶校验码奇偶校验码偶校判断偶校判断 D7 D6 D5 D4 D3 D2 D1 D0 校验位校验位海明校验海明校验 实质上是一种多重奇偶校验，即将代实质

21、上是一种多重奇偶校验，即将代码按一定规律组织为若干小组，分组进行奇码按一定规律组织为若干小组，分组进行奇偶校验，各组的检错信息组成一个指误字，偶校验，各组的检错信息组成一个指误字，不仅能检测是否出错，而且在只有不仅能检测是否出错，而且在只有1位出错位出错的情况下指出是哪的情况下指出是哪1位出错，从而将该位自位出错，从而将该位自动变反纠正。动变反纠正。 设校验码为设校验码为N位，其中有效信息为位，其中有效信息为k位，校验位，校验位为位为r位，分成位，分成r组作奇偶校验，产生组作奇偶校验，产生r位检错位检错信息。这信息。这r位检错信息构成一个指误字，可指位检错信息构成一个指误字，可指出出2 r种状

22、态，其中一种状态表示无错，剩下种状态，其中一种状态表示无错，剩下的的2 r 1种状态可指出种状态可指出2 r 1位中某位出错。位中某位出错。 所以所以 N = k + r = 2 r 1例：例：r = 3,则则N = k + r =7，所以，所以k = 4,即即4位有位有效信息加效信息加3位校验位。位校验位。海明校验海明校验有效信息位数与校验位位数的关系有效信息位数与校验位位数的关系 k1245111226275758120 r234567分组原则分组原则 海明码中，位号数（海明码中，位号数（1，2，3，n）中为）中为2的权值的权值的那些位（的那些位（1（20），），2 （21） ，4 （22

23、） ， 2r-1 )位，位，作为奇偶校验位，记作作为奇偶校验位，记作P1，P2，Pr，余下的作为，余下的作为有效信息位。有效信息位。海明校验海明校验例：例：N=7，k=4 , r=3的海明码位数为：的海明码位数为： 位号位号1234567Pi占位占位P1P2A1P3A2A3A4A1A4 为有效信息，为有效信息，海明码的每一位都被海明码的每一位都被P1，P2，Pr中的一至若干位所校验。中的一至若干位所校验。规律：第规律：第i位由校验位位号之和等于位由校验位位号之和等于i的那些校验位所校验的那些校验位所校验。如：第如：第5位，被位，被P1、P3校验，校验， 第第7位，被位，被P1、P2、P3校验。校验。由上述规律可得下表：由上述规律可得下表：海明校验海明校验海明码位号海明码位号需占用需占用的校验位号的校验位号备注备注1234567121、241、42、41、2、41=12=23=1