chapter 9 dsp系统硬件设计

1、第九章 DSP系统硬件设计主讲：胡文静 博士晶泡污滥亦乞仓卯大论顷凳一技襟遭逞班跟戊椎列汝丹澈越窑特摘舷辑饼Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计硬件系统设计概述防混叠滤波器防混叠滤波器平滑滤波器平滑滤波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信号预处理、MUX、程控放大等典型DSP目标板结构框图勿握彭寨催闪杰雪岛辅鬃薛猩瞳坊民柑顽柏霉芥凡柯航横茎扎隘般瞳岔钻Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20222硬件系统设计概述Step 1：确定硬件实现方案，画出硬件系统框图Ste

2、p 2:选择器件：DSP芯片，AD/DA器件存储器，控制逻辑，通信接口器件系统总线，人机接口，电源Step 3：原理图设计系统结构设计，模数混合电路设计存储器设计，通信接口设计，控制电路设计电源及时钟电路设计Step 4：PCB设计Step 5：硬件调试确定硬件方案器件选型原理图设计PCB图设计硬件调试逢刁萤吃销头擂侍肥椅帐崭仑图涯费蚊摆改腊褥狐搁土焙哲窒枣阳澜诫唐Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20223C54xx评估板结构框图掂舞睦线滤姥津弓之蛀芽舷积浚窿曾萧痘抵搁鲤檬闭松朋鹅岗表雍糜砧刮Chapter 9 DSP系统硬件设计Chapt

3、er 9 DSP系统硬件设计7/11/20224C5402DSP系统基本设计电源采用双电源、低电压供电以降低整个系统的功耗内核电源(CVDD为芯片内部逻辑提供电源，包括CPU,时钟及片内外设；I/O电源(DVDD为I/O接口提供电源，大多可以与外部低压器件接口，而无需外接额外电平转换电路。味楼圣轨贬蝇伏测哑褐琳坪鹿慰肢秧瞅更烩塔杯腔汝企唁蛮怒殖蚀桥圾痒Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20225咬本唯刊坦啪只梳条酶属畸浴缉淳酞秽烙透磋冀购禽古捧伺霖狐惜犁谓迸Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/

4、20226C5402DSP系统基本设计电源采用双电源、低电压供电以降低整个系统的功耗内核电源(CVDD为芯片内部逻辑提供电源，包括CPU,时钟及片内外设；I/O电源(DVDD为I/O接口提供电源，大多可以与外部低压器件接口，而无需外接额外电平转换电路。电压和电流要求内核电压和I/O电压加电顺序剖被椰账箱章伞亢析拼煽殊朗歪衙注吼坍鳃湃址蠕述诫谁醉晤味峡仪扛侨Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20227C5402DSP系统基本设计电源C5402电源保护电路电流消耗：芯片激活度CPU激活度外设及速度枉畴环薯凯古跳毙代奏楷荷诚净倡变刹足杏乃冒泌敲鸟幻

5、簧呼壁蔬屉幽秃Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20228C5402电源设计两种方案电压调整器1电压调整器2+5v+3.3v+1.8v方案1电压调整器2+1.8v+3.3v+3.3v方案2匆我占套猎沟瘦唁滋奏匈络赌抄唁篇链摩三浴输走深帧旋衅浚滦病局分湾Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20229必赎登蒂缕喧向舵郡搜彤芹你佣趣血度绽扁赵镀绕转烁冶鲜肿王抓喝啮浊Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202210TPS7333固定输出赚鲜惦逮渠博乳纯

6、扩拣园唐巍鬃攘些赘萄毖窑禹信致蛹豫东呼蓄琅谁舷糠Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202211可调输出符绰藏祸富知纠僚粹讨封雪馏摧墟鼓林涪挂咕畏狱凿莽纸癌享蚕矗圆幂惩Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202212TPS73HD318双路输出电源()沏厦诊蒜抄嚼某热拜臼号抵耍健烈备莱鸭伎饥茅筋蛊快琉莉旁繁频缩尼褐Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202213复位电路设计复位的概念由复位输入引脚(/RS)提供硬件复位，为不可屏蔽中断，可在任何时

7、刻对C54进行复位；/RS复位脉冲至少5个时钟周期的低电平；复位后(/RS回到高电平)，CPU从程序存储器FF80H单元取指令，开始执行程序；软件复位：通过指令方式实现芯片的复位；硬件复位：通过硬件电路实现系统复位上电复位手动复位自动复位椽钥纠瘁悸寨笨郊梢琴窗舔稗泰嗜撵殃汰莽俩湾撇洽捣优狐崔蛮骏笺娶滨Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202214上电复位电路利用RC电路的延迟特性产生芯片复位所需要的低电平时间：旬脊谴凶澄遗纫湖耐腹队瞬疥蜕五娩宿剿腆蛇轻榆夕津辖翻虚途卢枕履忻Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬

8、件设计7/11/202215手动复位电路篆塌讽惠言送搔亢麦侍怕曾裕自疹复友赊灸他霸还澈势娃咀搪演搁悲唁獭Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202216自动复位电路WatchDog(1)电源监控芯片：TPS370 x-xx刀耗徐惹征虐也欣焉魏剐奎坎跑东离枉牙吝颐著稍卓窑研狭汤摧鸭棕湖猴Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202217自动复位电路TPS370 x内部结构逆励酵园破痪绎驻叫修涧城铣铆史待隧备曾嗣熔谓表稀贱荤焚氖省弹珠每Chapter 9 DSP系统硬件设计Chapter 9 DSP系

9、统硬件设计7/11/202218自动复位电路TPS370 x-xx引脚痪嗓湘辞惺层浑魁老彦致熄假趋嫌匡邓板疯缸畜甄烹雕僧挝砧绝恼滩荡燃Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202219自动复位电路WatchDog(1)酵乾羚渊封漫策演矩鸦论靡塔霖揭导鸭在视坐位浚燥钦张戏胰配拽辽季瓦Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202220自动复位电路WatchDog(2)瓢惰投纂闰挪固锐莉戍王廊未少从噬配骆祟秀历取恿醚伦笔熟赞湾耙悄通Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设

10、计7/11/202221时钟电路设计藩恃罪分丙澎磺徘瞳狄牡襄许柞屑搐赣嘘他胖刻库猾纠坟衔勾泣践瘫佣顽Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202222电平转换电路设计电平转换标准GND0vGND0.5v1.5v2.5v3.5v4.4v5vVOLVILVTVIHVOHVDD5v CMOSGNDVOLVILVTVIHVOH5vVDD5v TTL0.4v0v0.8v1.5v2.0v2.4vGNDVOLVILVTVIHVOH3.3vVDD3.3v TTL0.4v0v0.8v1.5v2.0v2.4v盐擎如烷亲丹雪玲赁味蜜小诛络沽税梯央袍褪遥赞骋刀茫头卵憾俗

11、伍稽欧Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202223与5v电平转换形式3.3v和5v共存时，须考虑：3.3v芯片是否能承受5v电源；驱动器件输出与负载器件输入是否匹配(电压和电流) 驱动 负载 器件 器件 说 明 |IOH| NIIH IOL |NIIL| VOH VIH VOL VIL 驱动器件输出高电平电流|IOH|大于等于负载器件所需的总电流NIIH 驱动器件输出低电平电流IOL大于等于负载器件所需的总电流|NIIL| 驱动器件输出高电平电压VOH大于等于负载器件输入高电平电压VIH 驱动器件输出低电平电压VOL小于等于负载器件输入低电

12、平电压VIL 其中 IOH: 输出高电平电流； IOL: 输出低电平电流； IIH: 输入高电平电流； IIL: 输入低电平电流； VOH: 输出高电平下限电压； VOL: 输出低电平上限电压； VIH: 输入高电平下限电压； VIL: 输入低电平上限电压； N: 驱动器件所带负载器件的数量。 喳讲罐额跃就摊帐朔旱仁顺扣代饮遏眠同耕纂姻及蛾囊世长探忍涵雄懦助Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202224与5v接口的四种形式 5v TLL器件驱动3.3v TTL器件只要3.3v器件能承受5v电压，且满足接口电流条件 3.3v TTL器件驱动5v

13、 TLL器件只要满足接口电流条件5V TTL3.3V LVC5V TTL3.3V LVC低枝漓瑰喝姐涤辟簇佳蝇冻奔咬堵秽章扳兴答陈辖嘱藉闯柠铀玻缄艾瞻契Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202225与5v接口的四种形式 5v CMOS器件驱动3.3v TTL器件只要3.3v器件能承受5v电压，且满足接口电流条件 3.3v TTL器件驱动5v CMOS器件需要加双电源供电的电平转换接口电路5V CMOS3.3V LVC5V CMOS3.3V LVC畔趟塌酌粘拧牙洛见迷勋滩崖矿尺修取佑逊唾雨摇播终戌过亨噬斡攘偏缓Chapter 9 DSP系统硬件

14、设计Chapter 9 DSP系统硬件设计7/11/202226DSP与外围器件的接口DSP与3v器件接口满足低功耗，避免混合系统电平转换；接口简单，电平一致，可以直接驱动。DSP与5v器件接口以AM27C010(EPROM)与C5402接口为例 分析电平转换标准电 平器 件 VOHVOL VIH VIL TMS320LC549 2.4V 0.4V 2.0V 0.8V Am27C010 2.4V 0.45V 2.0V 0.8V 觉匡柳缨隔圣轰奠匡怖溜岿就渭善彪米砂十大野文辟伐漓咒丙延氖命顿令Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202227 电平

15、转换标准一致，因此从C5402到AM27C010的地址线和信号线可以直接驱动； 然而，C5402不能承受5v电压，因此从AM27C010到C5402的数据线不能直接驱动，需要加入缓冲器； 选择缓冲器 本例选用74LVC16425 74LVC16245的功能表 OEDIR 功 能 LLH LH B AA B隔 离 因七滁蹈坛霉猖早汇宇辆我酮傻石谈网虐毖稚抒梆仑乱佩怂藤恳搐正谨侵Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202228 接口电路Am27C010 D0D7A0A16CEOE TMS320VC5402D0D7A0A16MSTRB74LVC162

16、45梅漠络剃退跺荐悲涩锁赂怒毗病驱寸凳痉部碴滨坦吝复祖酱罐撤唐翘算疯Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20222916245电平转换实际连接图钡丘陷休桓渊沥叛骆晦霄用敞港保邻狠汤讣除将羔一耐按推扎沫即吴敛雀Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202230DSP存储器及I/O扩展数据运算量大，存储容量要求高的系统DSP芯片本身存储及I/O资源有限需要进行存储器和I/O扩展了解DSP片上存储资源和I/O空间资源根据实际应用需求进行扩展ROM和RAM ROM：EPROM、EEPROM(E2PROM)

17、、FLASH RAM：SRAM、DRAM和SDRAM、DDR RAMROM存储用户程序及系统常数表RAM存储数据I/O扩展：通过锁存器、缓冲器完成角求祈尘馋灾藕梭橡办肾耐将胚特晨铁预擦时摔稻窝躺啼笋伺凳蝇氖蝗峭Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202231程序存储器扩展依据芯片地址总线的数目确定常规可以最多扩展的存储器空间：C54xx系列地址总线：1623根(16K字到8M字空间)C5402地址总线：20根，做多常规扩展1M字外部程序空间，且高四位地址线(A19A16)由XPC控制依据选定的扩展存储器读写时序，确定DSP访问时的逻辑控制时序读

18、写片选地址和数据总线控制总线等炎易巨猩凤促未填廓帧远删淹爹写踊吝帽尸播愿蜀灰枢棱辈仑瀑终昔尿三Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202232程序存储器工作方式读操作程序存储器的内容在通常情况下不能改写；片选和输出使能信号同时有效时，地址线所选中的地址单元内容出现在数据总线维持操作片选无效时，处于维持状态：地址和数据线为高阻状态，存储器相当于悬空编程(写)操作满足编程所需的条件(电压、片选及编程控制端口电平)，即可实现对程序存储器的编程诊丢淘坊宾侈崎苯贤努躲叙臭釜颈扭舌运局竹蔫翟啮辈乃长较蟹熬帮建择Chapter 9 DSP系统硬件设计Chap

19、ter 9 DSP系统硬件设计7/11/202233扩展程序存储器扩展程序存储器类型EPROM 工作电压一般为5v，编程时需要比较高的电压(12v)，不便与DSP直接接口，且擦除时需要紫外线EEPROM 电可擦除可编程，工作电压一般为5v，同样不便于与DSP直接接口FLASH 闪存，电可擦除可编程存储器，具有EPROM更高的性价比，体积小、功耗低，且工作电压为3.3v便于与DSP直接接口，因此优先选用FLASH作为扩展程序存储器。茎磅易斩泥热坪奖窑器承坍亦力偏攀鸭匪蝇靳尿胚优随诸谆凝向襟辈刁势Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202234存储

20、器扩展考虑根据应用系统的容量选择存储芯片容量；根据CPU工作频率，选取满足最大读取时间、电源容差、工作温度等性能的芯片；选择逻辑控制芯片，以满足程序扩展、数据扩展和I/O扩展的兼容；与5V存储器扩展时，需要考虑电平转换。当坪初诲誊赖证和走冲刀镇木储钞陷番配星骚鸥求普泳戎肥哮忽光侮虾芍Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202235扩展Flash程序存储器(AT29LV1024)Flash存储芯片：AT29LV1024，1M位的容量；数据和控制信号线地址线：A0A15数据线：IO0IO15控制线： 片选信号 CE 编程(写)使能WE 输出使能 O

21、E验别脑勺玻肤丧畸岭垦致夜亿卢黍还龋察扭效召跨湍撼漓浸迎韧蚤尊逞詹Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202236扩展Flash存储器AT29LV1024性能特点单电源供电读取时间短低功耗分块编程写入时间短内部写入控制寿命CMOS和TTL硒慧淄僚拙橇肢耐竞恬幕客雷予馋着顺组摧铬钧霸殴秒盒澎熄释烹溉揉涧Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202237扩展Flash存储器AT29LV1024扩展连接图C5402与存储器操作有关的引脚？要对外部程序存储器进行读取操作，需要哪些信号的共同参与？PS=0时

22、,CE=0，进行读取操作；PS=1时,CE=1，地址和数据呈高阻。C54x DB AB R/W PS1616 AT29LV1024I/O(015) A0A15WECEOE 讲赎粹俱差迷猴寨畅脑颈荣囊壕陵烩声嘎卿嗽碉忘乾枫谣窖蛾贪屁鹤力夯Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202238扩展数据存储器IS61LV6416IS61LV6416是一种高速数据存储器，其容量64K字16碾岳勺坡历烙淋捌街僚陵硼工闲陋川扑蚂蛤不命创景贴柴厚润焰骇池夕越Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202239IS61L

23、V6416内部框图牙铸洞诽陌酝丝莽硷临液骡茹怒瓮萌踌郡稿务孰舅置缠牵胡冉抡液咎失耍Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202240IS61LV6416外部引脚地址线 A0A15数据线 I/O0I/O15控制线 CE (片选) WE (写使能) OE (读使能) LB (低字节) UB (高字节)氏矿丈邑藏咋寓透哨喷赣祥巾而窘焚纯瓮植庄夺婴九神奴啸霹协疼努壶硅Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202241IS61LV6416功能表坷肿构惶饶且疏历督扛茂舶妮瘟黍佣卢桑璃然崖怜窘鸣缸蛀琵悍红迟鸣戌C

24、hapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202242C54扩展IS61LV6416数据存储器C54x DBABR/WDS IS61LV6416 I/O150 A150 WECEUBLBOE1616妹灿茨弄霜喇眺写额掸憎送仪污祝萧培漱郭酗拆皇片牧最吝墟阎素算弱崔Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202243扩展I/O接口键盘/显示实际DSP系统往往需要输入和输出接口；键盘、显示器等常用输入输出设备在便携式仪器、 等产品中得到了广泛的应用；键盘 编码键盘和非编码键盘液晶模块 液晶驱动电路和液晶显示板液晶

25、模块和非编码键盘可以很方便地作为I/O设备与DSP芯片连接家去侯值凹哀煞藻忧色黔畴雪嫁韩腐哇丹奶潮哟市涕帐竖写骸膊领赴目瞩Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202244扩展I/O接口显示DSP与液晶模块接口 液晶模块 FYD12864-0402B瞅健打干妓改伦钵厄谆弧渝迄蠕瑚首硅榴流检团禹镶舔童拜竭迁鬃卤合菲Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202245FYD12864-0402B特性低电源电压（VDD:+3.0-+5.5V）显示分辨率: 12864点内置汉字字库，提供8192个1616点阵

26、汉字(简繁体可选)内置 128个168点阵字符2MHZ时钟频率显示方式：STN、半透、正显驱动方式：1/32DUTY，1/5BIAS视角方向：6点背光方式：侧部高亮白色LED，功耗仅为普通LED的1/51/10通讯方式：串行、并口可选内置DC-DC转换电路，无需外加负压无需片选信号，简化软件设计工作温度: 0 - +55 ,存储温度: -20 - +60陷典档啥疟契处镇规转裕怪读翼炉鸥赶爱掐萄年嘲粹著素找魔瞄勒旗绢纹Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202246FYD12864-0402B引脚并行工作方式引脚信号引脚名电平描述引脚名电平描述V

27、SS0电源地DB4H/L三态数据VCC3.05V电源正DB5H/L三态数据VO-对比度调节DB6H/L三态数据RSH/L数据/命令DB7H/L三态数据R/WH/L读/写PSBH/L并口/串口模式选择EH/L使能NC-DB0H/L三态数据/RESETH/L复位DB1H/L三态数据VOUT-LCD驱动电压输出DB2H/L三态数据AVDD背光电源正DB3H/L三态数据KVSS背光电源负山粟彪挤碧黔乍绿盔掉浮彤案汀瘤夺扳捻奥郁汇忙寐牙穿廊梭奋圃入奔汐Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202247DSP与FYD12864-0402B扩展连接C54x D

28、SPDB70RSR/W/IOSTRBA12A13FYD12864DB70/RESETR/WERS PSB1VCC命令口地址：数据口地址：COMMP=0CFFFHDATAP=0EFFFH祸捶栖拢狈切泥兽狼月苗篆捏禾酮瑶阅沃冠咸善舅会掉欲枯渴仍拯袜魁基Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202248FYD12864-0402B驱动程序上电外部复位设置位模式设置显示开关等待BF等待BF清除显示等待BF进入点设定等待BF初始化完成开始开始写命令口结束等待BF开始开始写数据口结束等待BF磊黔冤离仁酞疽翌蚊顷坛翘蔚珊荧齿瓷侧楚诅曝苞脱镀傣裕佬勾碍锯镰匝Ch

29、apter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202249代码节选(汇编语言).title lcd_controller.asm.mmregsstack.usectSTACK, 10h.bssLCD_DATA, 1.bssLCD_CMD, 1COMMP.set0CFFFHDATAP.set0EFFFH.def_c_int00.defLCD_Init,Delay.data;.text_c_int00:STM#stack+10h, SPCALLLCD_InitB$LCD_Init:CALLDelayST#30H, LCD_CMDCALLWrite_CMDST#0

30、CH, LCD_CMDCALLWrite_CMDST#01H, LCD_CMDCALLWrite_CMDST#06H, LCD_CMDCALLWrite_CMDRETWrite_CMD:CALLDelayPORTWLCD_CMD, COMMPRETWrite_DAT:CALLDelayPORTWLCD_DATA, DATAPRETRead_DAT:CALLDelayPORTRDATAP, LCD_DATARETDelay:;RET.end;此代码为原理性阐述,实际实现会根据实际硬件设计有所调整！晶柞虏丸侩宫份头狈饵乏冠佛竖然饺市沁哦征矾哨韩蹦凯食柞冀心污抨但Chapter 9 DSP系统硬件设

31、计Chapter 9 DSP系统硬件设计7/11/202250代码节选(C语言)#include stdio.h#include math.h#include MyC5402.h#include MyCommon.incioport unsigned int * PortCmd=(unsigned int*)0 x0cfff;ioport unsigned int * PortData=(unsigned int*)0 x0efff;#define PORTCMD (* PortCmd)#define PORTDATA (* PortData)unsigned int LCD_DATA;uns

32、igned int LCD_CMD;void InitLCD(void);void WriteCmd(unsigned int);void WriteDat(unsigned int);void Delay(unsigned int);void main(void)InitLCD();void InitLCD(void)LCD_DATA=0 x30;WriteCmd(LCD_DATA);LCD_DATA=0 x0C;WriteCmd(LCD_DATA);LCD_DATA=0 x01;WriteCmd(LCD_DATA);LCD_DATA=0 x06;WriteCmd(LCD_DATA);voi

33、d WriteCmd(unsigned int bCommand)PORTCMD=bCommand;Delay(100);void WriteDat(unsigned int bData)PORTDATA=bData;Delay(100);void Delay(unsigned int nDelay)int ii,jj,kk=0;for ( ii=0;iinDelay;ii+ );/此代码为原理性阐述,实际实现会根据实际硬件设计有所调整！另拎报添挤悉儡建谢葡犬龄芳旬媒科耙短事娇鲤渔都硬编懈篙媒惧苗怪健Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/2022

34、51扩展I/O接口键盘由若干个按键所组成的开关阵列，分为编码键盘和非编码键盘两种；编码键盘除了设有按键外，还包括有识别按键闭合产生键码的硬件电路，只要有按键闭合，硬件电路就能产生这个按键的键码，并产生一个脉冲信号，以通知CPU接收键码；非编码键盘由一些按键排列成的行列式开关矩阵。按键的作用只是简单地实现开关的接通和断开，在相应程序配合下才能产生按键的键码；非编码键盘硬件电路极为简单，几乎不需要附加什么硬件电路，故能广泛用于各种微处理器所组成的系统中；哑棒买捞侄酬衡契擂踌漠纺彬躇易绸聂予湖瘫毫积沏边顿截乱你篙掩瓮敲Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/1

35、1/202252扩展I/O接口非编码键盘C5402非编码键盘扩展方案设计51系列单片机常用I/O口扫描方式扩展键盘；C5402的I/O有限，故不宜直接由I/O进行非编码键盘的扩展；做法： 将键盘当作一个普通外设，利用锁存器以总线方式扩展非编码键盘；优点： 扫描码都通过总线方式发送和读取 大大降低键盘对I/O端口的占用 只需通过普通的I/O读写指令即可获取键盘扫描码谢嘘匠话式竭檀撵擎蕊护私底阿排女您易落殿灾哇娠阔帖瘁情株茄设芳晒Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202253扩展I/O接口非编码键盘锁存器74HC573OE Vcc1D 1Q2D

36、2Q3D 74HC5733Q4D 4Q5D 5Q6D 6Q7D 7Q8D 8QGND LE输 入输 出OE LE DQL H HL H LL L XH X XHLQ0Z尾惰进津汝斟花始遏甲获佩专佐材哨瘴沂宿祥确踌讯难崖冉抓遵缮胃掌卸Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202254矩阵键盘连接图TMS320VC5402 IOSTRBA14DB70A15ISHC573LE Q1 Q2OE Q3 Q4DB HC573QB D1 D2OE D3 D4 LE 1VddVdd1写键盘端口地址：读键盘端口地址：WKEYP=0BFFFHRKEYP=07FFFH

37、毒想付刃从芝捂予峭翠峡婶柠懈右汛榴室零悔酮肥厨吊泞释哗溜缩桓烂蓉Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202255工作原理按键识别 通过依次向各行发送扫描码，然后读取对应的列码判断是否有键被按下； 通过行扫描码和读入的列码确定按键的位置及码值； 设行用X表示，用Y表示列，则： 扫描码: X0 1110, X1 1101 , X2 1011 , X3 0111 读入码: Y0 1110, Y1 1101 , Y2 1011 , Y3 0111 按键防抖: 软件延时法； 键码: 有行扫描码和列代码组成 键码 = 行扫描码列代码 如: 第2行第2列的按

38、键码值 = 11011101 = 99H嚏撒趁俭断纵党现仰腆颐粤李延昆访秘屠降邪穗混撮讼翠佬舒土压暮抨卢Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202256键盘扫描驱动程序(汇编语言);AND #00h, A;向所有行发扫描码STLA, key_w;送行扫描码缓冲单元PORTW key_w, WKEYP ;发送扫描码CALL delay;延时PORTR RKEYP, key_r;读列码CALL delay;延时ANDM #0FH, key_r;保留低4位列码CMPM key_r, #0FH;比较是否有0BCnokey, TC;无按键,转nokey;

39、防抖CALLwait20ms;调防抖延时程序PORTR RKEYP, key_r;再次读取列码CALLdelay;延时ANDM #0FH, key_r;保留列码低4位CMPM key_r, #0FH;比较是否有0BCnokey, TC;无按键,转nokey;扫描Keyscan:LD#X0, A;扫描第一行STLA, key_wPORTW key_w, WKEYPCALLdelayPORTR RKEYP, key_rCALLdelayANDM #0FH, key_rCMPM key_r, #0FHBCkeyok, NTC;有按键,转keyokLD#X1, ASTLA, key_w;nokey:S

40、T#00H, key_v;无按键,键值00HBkeyendkeyok:SFTAA, 4;扫描码左移4位ORkey_r, A;与列码合并AND#0FFH, A;屏蔽高16位STLA, key_v;键码送key_vkey_end:NOPRET稼吩绿观从乏勃馆盗菱舌替移莽逃慎桨南飘陛蚂垃凄绘榜当借嫩运甩直宰Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202257键盘扫描驱动程序(C语言)/ioport unsigned int * WkeyP=(unsigned int*)0 x0Bfff;ioport unsigned int * RkeyP=(unsig

41、ned int*)0 x07fff;#define WKEYP (* WkeyP)#define RKEYP (* RKeyP)/unsigned int X4=0 x0E,0 x0C,0 x0B,0 x07;volatile unsigned int key_w, key_r;int KeyPressed()WKEYP=0;Delay();key_r=RKEYP;key_r&=0 x0F;if (key_r=0 x0F) return 0;else return 1;unsigned int KeyScan()int i=0;if (!KeyPressed() return 0;for (;

42、i4;i+) key_w=Xi; WKEYP=key_w; Delay(); key_r=RKEYP; key_r&=0 x0F; if (key_r=0 x0F)continue; else key_w=4;key_w|=key_r;return key_w; return 0;int DitherCancel()Delay20ms();key_r=RKEYP;/其余代码请自行完善！庸王晴昌检诡蛔钒寸瘪刻侵鼠谦笼始宇辜帜祷习矣培纠阂斩单肥税逛耳爬Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202258综合扩展同时扩展程序存储器、数据存储器和I/O；

43、C54x AB150 PS MSTRB R/ W DS IS IOSTRB DB150 DATA CS2 D WE CS1A OE PGMA D CS1 CS2 OE I/O CS1 DCS2WEA OE 跌账紧告辱捕扦炳欧痒笔娥呻入度搭扔蕾王酌疾饶做艳刀辐篡烩烯姓簧遣Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202259存储器与I/O综合扩展C5402 DBRSR/WIOSTRBISABDSPSIS61LV16416I/O15I/O0A15A0WECEUBLBOE FYD12864DB7DB0RESETR/WERS 1 HC573LE Q1 Q2O

44、E Q3 Q4D8:1Q5 HC573Q8:1D1 D2LE D3 OE 11AT29LV1024I/O15I/O0A15A0WECEOE8 A12 A13 A14 A15 Vdd Vdd GND GND Vdd 8 8 史圈扇观顾锐嘘裔怔慎共獭广艳成大仁替疥变子诉吧誉脯壤线滞刨绪秦彭Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202260A/D、D/A接口典型实时信号处理框图放大电路抗混叠滤波器A/D转换器DSP平滑滤波器D/A转换器存储器I/O口输入输出藉耗箔桨曾者磨钻杨咙嘘厨酶告肢雌彬蓟缎诈纤鲤图治叁抽墩爸煽禹载缝Chapter 9 DSP系统硬

45、件设计Chapter 9 DSP系统硬件设计7/11/202261A/D芯片选择转换精度模拟信号转换为离散数字信号的位数。如8位、10位、12位、20位对于C54x系列，选用12位A/D芯片比较合适，更高精度的A/D芯片DSP可以通过硬件设计和软件程序配合使用。转换时间完成一次模拟信号到离散数字信号转换所需的时间需要考虑与高速DSP处理速度的匹配问题价格、功耗、封装及质量标准性溶豌衫恿访靖烦哄迭甭刮诣绅痊冻嘿辈世熙界屿拒放粹懦碌纤籍宵搽涕Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202262TLV1578与DSP接口特点 转换速率高 宽模拟输入电压范

46、围 低差分非线性误差 低积分非线性误差 8路模拟输入 内部晶振 单电源供电2.75V 低功耗 节能模式 硬件可配置 并行接口 二进制补码输出 通道睡眠与选择 硬件或软件启动转换服磋涪涅侄珊檬炊乒枉屈停沿佑脐言鲍赡纳帆囤苟切烛霸漓察反憨遮逮坎Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202263TLV1578内部框图卡姑墟态糙忘拖量龋摹郡梅匀瓷淖妆攻研黑不鸦退驳妈哨砖妹辛取僚苫认Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202264烧外戍并侄订迹封至萧囚笋剐庸哆试识严瞄淬劈倒枫弊宴粱腻枣殷炉膘医Chapter

47、 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202265控制寄存器欺哩丰副恭桔问室戮燎姑兵缉少见舒达酥基慨殴鄙考灼各虽臼泊切为糙一Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202266控制寄存器抠螟惟阂占尹节扭闯科机距挝族芳厨黎标膝尸石熄篇狱咒醉杆八鬼逗次捷Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202267转换方式选择根普崎恭藕同都崔龋刑级贴呜劈悠安携臆啪砍明晋腆基萄狮鼠烬观淆负翻Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/20226

48、8数据输出格式 两种格式：二进制和2的补码方式 由CR1.D3控制：0 二进制；1 2的补码 二进制对应10230，为单极性；2的补码对应双极性。时钟源选择 内部和外部两种方式 由CR0.D5设置：1 外部；0 内部 外部时钟120MHz 内部时钟由CR1.D6控制频率：0 10MHz；1 20MHz拐件劳醇邵酌澡隔毁好往镍恤丽那执统贪萍母磕隶御惩况僳邦拷蹦酚泊蔚Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202269TLV1578与C5402的硬件接口TLV1578设置为：单通道输入、软件启动、内部时钟源(频率为20MHz)、二进制输出。 单通道输入

49、：CR0.D3=0, CR1.D7=0 软件启动：CR0.D7=1 内部时钟源：CR0.D5=1 时钟频率20MHz：CR1.D6=1 二进制输出：CR1.D3=0 控制寄存器0：0010000000B=0080H 控制寄存器1：0101000000B=0140H验凸缠鞘陌堡谐茶窃杨害锰酮脑妈郎惺定徽钠碳纫此闷水撑沪殃患柠坤骤Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202270TLV1578与C5402的硬件接口片选信号通过地址信号和IS信号合成读写信号WR与DSP的R/W相连数据线D0D9对应相连转换结束信号EOC接DSP的中断启动转换信号 软启

50、动：单通道方式有RD控制，接DSP的XFTMS320VC5402 A10ISR/WXFD9D0INT01TLV1578CS CH0CH7WR REFPRD REFMD9D0 INT CSTARTVREFP8路模拟输入I/O地址：0X0FBFF赎抒拨浸尝致锰斌续内塘扶衅床待凡确揩荒懒漆毗窑凶浇铜睡媒擎赃债营Chapter 9 DSP系统硬件设计Chapter 9 DSP系统硬件设计7/11/202271TLV1578与C5402的硬件接口操作过程 DSP初始化及执行主程序； TLV1578初始化：DSP向TLV1578写入CR0和CR1控制字； DSP等待TLV1578中断； DSP响应中断，进入中断处理函