多功能数字计时器设计(共17页)

1、电工电子综合(zngh)实验（）实验报告多功能数字(shz)计时器设计姓名(xngmng)： I、设计要求实验(shyn)目的1.掌握常见集成电路(jchng-dinl)的工作原理和使用方法。2.培养学生分析(fnx)问题解决问题的能力。3.提高学生设计单元电路的，调试电路的实验技能实验内容及要求1. 应用CD4511BCD码译码器LED双字共阴显示器300限流电阻设计安装调试四位BCD译码显示电路实现译码显示功能。2. 应用NE555时基电路、3K、1K电阻、0047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f1=1HZ f2=2HZ f3500H

2、z f41000Hz）。 3. 应用CD4518BCD码计数器、门电路，设计、安装、实现0000-5959时钟加法计数器电路。4. 应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时F2=2Hz）。设计安装任意时刻清零电路。5. 应用门电路设计、安装、调试报时电路5953，5955，5957低声报时（频率f3500Hz）,5959高声报时（频率f41000Hz）。整点报时电路。H=5953f3+5955 f3+5957f3+5959f46.联接试验内容1.5.各项功能电路，实现电子计时器整点计时报时、校分、清零电路功能。 三、 实验要求设计正确、布局合理、排线整齐、功能

3、齐全。四、实验器材：集成电路：NE555一片(多谐振荡)CD4040一片（分频）CD4518两片（8421BCD码十进制计数器）CD4511四片（译码）74LS00三片（与非）74LS20一片（4输入与非）74LS21两片（4输入与门）74LS74一片(y pin)（D触发(chf)）电阻(dinz)：1K一个3K一个300二十八个电容：0.047uf 一只4、共阴极双字屏两块五、器件引脚图及功能表1CD4511图 CD4511引脚图2、共阴双字显示器3、NE555 NE555功能表如下(rxi)： QUOTE (引脚4 )Vi1(引脚6)Vi2(引脚2)VO(引脚3)001 VccVcc01

4、 VccVcc11Vcc不变4、CD40405、CD4518CD4518逻辑(lu j)功能如表所示。输入输出CRCPENQ3Q2Q1Q0清零10000计数01BCD码加法计数保持00保持计数00BCD码加法计数保持01保持6、74LS0074LS00是一种十分(shfn)常见的集成电路，其中集成了4个与非门。其引脚图如图所示：功能表ABY=非（AB）0010111011107、74LS20 74LS20同样(tngyng)是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。其引脚图如图所示：8、74LS2174LS21是一种(y zhn)4输入与门集成电路，其引脚图如图所

5、示：功能表ABY=AB0000101001119、74LS7474LS74集成电路(jchng-dinl)是一种D触发器。其引脚图如图所示，功能如下表所示： 74LS74引脚图输入输出CPD清零0101置“1”1010送“0”1101送“1”1110保持011保持不允许00不确定六、电路设计过程(guchng)电路原理(yunl)简介数字(shz)计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下：、电路设计过程(guchng)脉冲(michng)发生电路：脉冲发生(fshng)电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1

6、Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。当将NE555连结成图所示的自激多谐振荡电路时，输出端为周期矩形波。图 周期(zhuq)矩形波发生电路震荡(zhndng)周期T=0.695（）C，其中(qzhng)，所以，f=4373.401Hz，产生大约为4kHz 的脉冲。将图13所示电路的输出端接至CD4040的输入端，从输出端得到分频信号1Hz（f1），作为时钟信号；从输出端得到分频信号2Hz（f2

7、），提供给校分电路D触发器CP端和校分信号；从和输出端分别得到8分频、4分频信号500Hz（）和1KHz（），提供给报时电路。于是脉冲发生电路部分如图所示。f2f1f3f4 图 脉冲(michng)发生电路00分00秒59分59秒计时器电路(dinl)：该电路(dinl)由CD4518及74LS00组合得到。由CD4518的功能表可知，当清零端输入0，EN端为1且CP端输入时钟信号或者清零端输入0，EN端输入时钟信号且CP端为0时计数器进行计数。其输出端QD QC QB QA输出从0000到1001的循环（本设计采用后者）。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行

8、分和秒的十位计数时，需要在QD QC QB QA输出0110时对其进行清零（因为CD4518是异步清零）。所以Cr2=2QC2QB，Cr4=4QC4QB。在计时过程(guchng)中，当秒个位的状态1QD1QC1QB1QA=1001时，秒十位需要接收一个进位信号(xnho)来实现进位，即秒十位时钟端EN2接收的脉冲信号产生由“1”到“0”的变化时秒十位开始计数，从而实现进位。1QD只在秒个位状态由1001转变为0000时产生由“1”到“0”的变化(binhu)。综上分析可得EN2=1QD。同样可以分析得到：分个位时钟端EN3=2QC，分十位时钟端EN4=3QD。秒个位时钟端外接脉冲信号。带有清

9、零电路的六十进制计数器逻辑电路图如图所示。清零信号清零信号f1=1Hz校分保持秒位信号清零信号清零信号秒个位秒十位分个位分十位 图 计时器逻辑电路图译码显示电路：根据CD4511的逻辑功能表可知，当、 QUOTE * MERGEFORMAT 输入均为1而LE输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入双字共阴显示器相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330的电阻以防电流过大使数码管烧毁。由于电路的显示部分不会出现小数，故双字共阴显示器的小数点引脚悬空。显示部分电路如图所示。从CD4518输出

10、端接入信号图 译码显示(xinsh)电路图控制器电路(dinl)：校分电路(dinl)：校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，当开关在高低电平两种状态之间转换时，由于机械振动，在很短的时间内会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端连接至

11、分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。故可以用其构成防颤抖电路。校分电路(dinl)如图所示，其中输出端直接与分计时器的个位时钟(shzhng)端相连接。正常计时状态下，开关连接(linji)高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。f2=2Hz秒计数器个位时钟端（CP）分计时器个位时钟端秒计数器十位进位端校

12、分开关图 校分电路图复位电路：清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。电路如图17所示，正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据计时器电路图（图15），可以分析出秒和分的十位得以清零。 输出高电平，直接输出到CD4518的Cr端。根据CD4518的功能表（表2）当Cr端为高电平时，进行清零。所以秒和分的个位得以清零。f2=2Hz分、秒十位清零端清零开关图 清零(qn ln)电路图报时(bo sh)电路：电路(dinl)每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。即59分53秒、59分55秒

13、、59分57秒为低音，59分59秒为高音。实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。对于这一要求，我们可以列一张表来形象的看出这一性质：时刻分十位分个位秒十位秒个位音高频率m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低约500Hz59分55秒0101100101010101低约500Hz59分57秒0101100101010111低约500Hz59分59秒0101100101011001高约1000Hz对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公

14、示中有共同项m7m5m4m1s7s5,剩下的就是考虑秒个位的区别在s1为1时，s3，s2中有一个为1即发出500HZ的低声鸣响，在s4为1时发出1000HZ的高声鸣响。因此，总结得出公式为： F ，其中F为最后要传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。具体电路图如下图：S3f3S4f4f3S2S1S5S7m1m4m7m5图 清零(qn ln)电路、完整(wnzhng)计时器电路图总逻辑图：二、总元件(yunjin)图：、参考资料电子线路实践(shjin)教程 王建新 姜萍 编著(binzh) 科学出版社数字(shz)逻辑电路与系统设计 蒋立平 编著 电子工业出版社、实验总

15、结与体会第一次这么多元件和线的实验，这次可以看做是数电的综合起来的实验，课前也预习了很多，终于有了一点眉目，经过大神的一些指点，我终于也搞成了实验图，做起来时，还是有点手忙脚乱，期间也几经挫折，不过经过老师先是元件位置后来错误分析的一些指导，我终于也完成了实验。对于这次实验，自己总结了如下几点：要熟悉各部分的作用，并且结合所学知识及所给的元器件和电路图认真分析个一个部分电路的功能和原理。电路要有层次条理的连接，分块处理，最后才连接到一起；连线长短要合适，避免交叉，为拆线带来方便；一部分连好，可以先测试功能；先不要连上报时电路，看看是否走字儿等。报时电路是很难的一个部分，因为要设计到正好叫四次，而且有一定的间隔和音调，开始不懂，后来参考了老师黑板上给的那个公式，结合前面报告中的那个框图，于是管脚的连接方式也很清楚了。连接电路要千万小心细心，分好步骤。虽然之前已经在自己的PC上仿真了一遍，但是第二天实验总是不走字儿，在老师分析下终于查处了原因，原来一根线路接错了。这说明实验时一定要细心！还要学会分析错误的原因。这次电工实验很好的