封装流程的介绍ppt课件

1、 IC 封 装 产 品 及 制 程 简 介 产 业 概 说 电子构装 (Electronic Packaging)，也常被称为封装(Assembly)，是半导体产业中所谓的后段。它的目的在赋予集成电路组件组装的根底架构，使其能进一步与其载体(常是指印刷电路板结合，以发扬原先设计的功能。 构装技术的范围涵盖极广，它运用了物理、化学、资料、机械、电机、微电子等各领域的知识，也运用金属、陶瓷、高分子化合物等各式各样的高科技资料。 在微电子产品功能与层次提升的追求中，开发构装技术的重要性不亚于 IC制程中其它的微电子相关工程技术，故世界各主要电子工业国莫不戮力研讨，以求得技术领先的位置。Content

2、s 1. IC 封装的目的2. IC 封装的方式3. IC 封装运用的资料4. IC 封装的根本制程与质量管理重点IC封裝的目的 Why need to do IC packaging防止湿气侵入以机械方式支持导线有效的将内部产生的热排出于外部提供持取加工的形体Whats “ IC Package “Package : 把包成一包IC Package : 把 IC 包成一包 IC封裝的方式 PIN PTH IC J-TYPE LEAD SOJ、LCC GULL-WING LEAD SOP、QFPBALL BGABUMPING F/CFundamental Lead Types of IC Pa

3、ckageIC Package Family PTH IC：DIP SIP、PDIP(CDIP) PGASMD IC: SOIC SOP(TSOP-I、TSOP-II)、SOJ LCC PLCC/CLCC QFP 1420/2828、 1010/1414(TQFP、MQFP、LQFP) Others BGA、TCP、F/C Something about IC Package Category PTH IC：1960年代发表，至今在一些低价的电子组件上仍被广泛运用。 DIP 美商快捷首先发表 CDIP。由于本钱技术的低廉，很快成为当时主要的 封装方式；随后更衍生出 PDIP、SIP等。 PGA

4、 美商IBM首先发表，仅运用于早期的高阶 IC封装上，其Grid Array的 概念后来更进一步转换成为 BGA的设计概念。SMD IC : 1970年代美商德州仪器首先发表 Flat Package,是一切外表黏着组件的滥觞。由于SMD有太多优于PTH的地方，各家厂商进一步开展出各具特征的封装。至今，外表黏着仍是先进电子组件封装设计的最正确选择。 QFP 业界常见的方式以1420/2828/1010/1414四种尺寸为主。 LCC Chip carrier，区分为 CLCC/PLCC 及 Leadless / Leaded等方式。 SOIC Small Outline IC；区分为 SOP(

5、TSOP-I、TSOP-II)、SOJ 两种主 流。 TCP Tape Carrier Package;运用于 LCD Driver。其锡铅凸块的设计后来进一步运用在 F/C上。当前最先进的封装技术： BGA 、F/C (晶圆级封装 IC Package application Category of IC Package Popular IC package types :TSOP(Thin Small Outline Package) QFP(Quad Flat Pack) BGA(Ball Grid Array) CSP(Chip Scale Package)Category of IC

6、 Package-example 1 PBGAQFPTSOPSOP封裝應用的资料Copper Lead frameEpoxy AdhesiveTop MoldEncapsulate Mold CompoundDie PaddleDieBottom MoldGold WireTSOP TSOP Alloy42 Lead FrameNi42/Fe58TapeDieGold WireEncapsulate Mold CompoundTop MoldBottom MoldTSOP Gross Section View封裝原物料 金線 與 CompoundBall Bond : Shape / Posi

7、tionHeight : 0.93 milBall size : 3.04 milBall aspect ratio : 0.30 Spec Criteria : 2.6 mil Ball size 5.2 mil Gold Wire 與 Bonding Pad 的關係After KOH etching viewIntermetallicGold Wire First Bond Section View封裝原物料 Lead Frame 與 打線的關係Conventional structureSectional ViewIC chipInner LeadwirepaddleSignalN/CS

8、ignalSignalPowerPowerPowerPowerpaddleIC chipTie barTie barSectional ViewSignalSignalSignalSignalBus barBus barwireIC chipInner LeadtapeIC chiptapeSectional ViewSignalSignalSignalPowerwireIC chipInner LeadIC chipSignalPowerPowerpaddleWire Bonding 與 Lead Frame型態的演進Multi-frame LOC structureTape LOC str

9、uctureProcess Flow Chart, Equipment & MaterialPROCESSEQUIPMENTMATERIALDIE SAWDISCO 651DIE ATTACHHITACHI CM200( LOC)HITACHI LM400(LOC)WIRE BONDSKW UTC-300K&S 1488 / 8020/ 8028 1.0 MILMOLDINGTOWA Y- SERIESSHINETSU KMC-260 NCAMARKINGGPM / E & R LASER PlatingMECO EPL-2400SSn / Pb 85/15FORMING & SINGULAT

10、IONHAN-MI 203FYAMADA CU-951-1LEAD SCAN/FVI/PACKRVSI LS3900DB / 5700WAFER BACKGRINDRINGSIBUYAMA-508SUNRISEJEDEC 150 Deg CFLOWHITACHI CHIMICAL HM-122UHAN-MI 101 DEJUNKIC 封裝的根本製程 與 控制重點Conventional IC Packaging Process FlowIC封裝根本製造程序 : 以 TSOP - II Tape LOC 為例1. Wafer Process2. Die Attaching3. Wire Bond

11、ing4. Molding5. Marking and Lead ProcessTSOP Process Flow & ControlTSOP Process Flow & Control -Cont. TSOP Process Flow & Control -Cont. Our Reliability Test SystemT/C , -55 C / 125 C , 5 cyclesBaking , 125 C , 24 hrsPrepare Request SheetO/S Test, Visual/SAT InspectionMoisture Soak Level I85 C / 85%RH , 168hrsMoisture Soak Level II85 C / 60%RH , 168hrsMoisture Soak Level III30 C / 60%RH , 192hrsIR Reflow , 220/235 C, 3XO/S Test, Visual/SAT InspectionPCTTHHASTHTST/ST/CThis flow / condition may be modified by custo