数字逻辑电路基础和计算机中的逻辑部件资料

1、第 2 章 数字逻辑电路(lu j din l)基础 和计算机中的逻辑部件 2.1 数字电路基础 2.2 基本逻辑门和布尔代数知识基础 2.3 组合逻辑电路及其应用(yngyng) 2.4 时序逻辑电路及其应用 2.5 现场可编程器件的内部结构和编程共二十七页一. 本章(bn zhn)的预备性知识 1. 晶体(jngt)二极管和它的单方向导电特性 2. 晶体三极管与反相器电路 3. 两种最基本的门电路：与非门，或非门 4. 逻辑运算与数字逻辑电路 5. 逻辑功能的表示和等效电路 6. 真值表和逻辑表达式的对应关系 7. 逻辑运算的基本定理、常用公式和逻辑化简 8. 三态门电路共二十七页晶体(j

2、ngt)二极管及其单方向导电特性 通常情况下，可把一些物体划分成导体（双向导电）和 绝缘体（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。 人们也可以制作(zhzu)出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压（例如 0.7V）存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；而在相反的方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体的的特性，即该物体只能在单个方向上导电，这样的物体被称为半导体。制作出的器件被称为二极管。 电流 i+-共二十七页

3、2. 晶体(jngt)三极管和反相器电路 在半导体的基体(j t)上，经过人工加工，可以生产出三极管，它类似于 2 个背向相连接的二极管，有 3 个接线端，分别被称为集电极、基极和发射极，其特性是：基极发射极集电极+Vcc (+5V)接地输入电平 = 0.7 V, 三级管导通， 使输出电平为 0 V ；输入电平 = 0 V , 三级管截止 ， 使输出电平 4 V ； 这已经构成了反相器线路,完成逻辑取反功能。输出输入电阻电源+Vcc 共二十七页3. 与非门 和 或非门+Vcc (+5V)接地(jid)输出(shch)输入1电源输入2输入2输入1+Vcc (+5V)输出电源与非门： 2 路输入都

4、高，输出才为低； 或非门：任何一路输入为高，输出都为低（原1个三极管变成串接的2个三极管） （原1个三极管变成并行的2个三极管） 接地当然，也可以制作并使用不带反相功能的 与门 和 或门 电路。共二十七页4. 逻辑运算与数字(shz)逻辑电路 数字逻辑电路是实现数字计算机的物质基础。 最基本的逻辑电路：与门，或门，非门；用它们可以组合出实现任何复杂的逻辑运算功能的电路。 最基本的逻辑运算(yn sun)有：与运算(yn sun)，或运算，非运算，正好可以选用与门、或门、非门来加以实现。 逻辑关系是可以采用数学公式来表示和运算的，此数学工具就是布尔代数，又称逻辑代数。 例如，A = B C +

5、E * /F； A为输出（运算结果）， B、C、E、F为输入， 、+、 / 分别代表与、或、非运算符； 运算符的优先级：非运算最高，与运算次之，或运算最低。 这一逻辑运算功能，显然可以用 与门、或门、非门来实现。共二十七页5. 逻辑功能(gngnng)的表示和等效电路 逻辑功能可以选用布尔代数式表示， 卡诺图表示， 真值表表示，或者(huzh)用线路逻辑图表示。 与门、 或门、 非门 的图形符号： 非门 与门 与非门 或门 或非门AXBA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=AB X= AB X=A+B X=A+B

6、 真值表XXXAAABBBAX共二十七页6. 真值表和逻辑(lu j)表达式的对应关系真值表、逻辑表达式、线路图是有对应(duyng)对应(duyng)关系的, 真值表表达式电路图 (用于做出产品)与门与非门ABA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X = A B X = A B ABX用与逻辑写出真值表中每一横行中输出为 1 的逻辑表达式；用或逻辑汇总真值表中全部输出为 1 的逻辑。不必理睬那些输出为 0的各行的内容，它们已经隐含在通过 1、2 两步写出的表达式中。X= A * B + A * B + A * BX

7、真值表用于写出功能需求得出用到的基本门 及其连接关系共二十七页7. 基本(jbn)定理和常用公式，逻辑化简A+0=A A0=0 A+A=1 AA=0A+1=1 A1=A A+A=A AA=AA+B=B+A AB=BA A=A(A+B)+C=A+(B+C) (AB) C=A(BC)A(B+C)=AB+AC A+ BC=(A+B) (A+C)A+AB=A A(A+B)= AA+AB=A+B A(A+B)=ABA B = A + B A + B = A B例如(lr)：AB+AB+AB = A(B+B) +AB=A+AB = A + B = AB共二十七页8. 三态门电路 三态门电路是一种最重要的总

8、线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以“线与”的优点，是构建计算机总线的理想电路。 “三态”是指电路可以输出正常的 “0” 或 “1”逻辑(lu j)电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时， “0” 和 “1”的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。A B C/G1 /G2 /G3总线(zn xin)例如，当控制信号 /G1为低电平， /G2 和 /G3为高电平时，三态门的输入 A 被送到总线上，另外两个三态门的输出处于高阻态。 共二十七页二. 计算机中常用(chn yn)的逻辑电

9、路 专用功能电路1. 加法器和算术(sunsh)逻辑单元2. 译码器和编码器3. 数据选择器4. 触发器和寄存器、计数器 阵列逻辑电路5. 存储器芯片 RAM 和 ROM6. 通用阵列逻辑 GAL7. 复杂的可编程逻辑器件 CPLD: MACH器件8. 现场可编程门阵列 FPGA 器件共二十七页计算机中常用(chn yn)的逻辑器件 计算机中常用的逻辑器件，包括组合逻辑和时序逻辑电路两大类别；也可以划分为专用功能和通用功能电路两大类别。 组合逻辑电路的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器，译码器，编码器，数据(shj)选择器等电路； 时序逻辑电路的输出状态

10、不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器，计数器等部件； 从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供专用功能的器件，和高集成度的、现场可编程的通用功能电路，例如通用阵列逻辑GAL，复杂的可编程逻辑器件 CPLD，包括门阵列器件FPGA，都能实现各种组合逻辑或时序逻辑电路功能，使用更方便和灵活。共二十七页1. 加法器和算术逻辑(lu j)单元 加法器是计算机中最常用的组合逻辑器件，主要完成两个补码数据的相加运算，减法运算也是使用加法

11、器电路完成的。 一位的加法器可以对本位两个二进制数据和低一位送上来的一个进位信号的完成相加运算，产生本位的和以及送往高一位的进位输出信号。 由多个一位的加法器，可以构成(guchng)同时完成对多位数据相加运算的并行加法器，此时需要正确连接高低位数据之间的进位输入与输出信号。 若各数据位之间的进位信号是逐位传送，被称为串行进位，当加法器的位数较多时，会使加法运算的速度大大降低；从加速加法进位信号的传送速度考虑，也可以实现多位的并行进位，各位之间几乎同时产生送到高位的进位输出信号。 乘除法运算，也可以通过多次的循环迭代利用加法器完成。共二十七页加法器和算术(sunsh)逻辑单元 计算机不仅要完成

12、对数值数据的算术运算功能，还要完成对逻辑数据的逻辑运算功能，例如与运算，或运算等等。 在计算机中，通常会把对数值数据的算术运算功能和对逻辑数据的逻辑运算功能，合并到一起用同一套电路实现，这种电路就是(jish)算术逻辑单元，英文缩写是 ALU，用与、或、非门等电路实现，其设计过程和逻辑表达式在数字电路教材中有详细说明，这些内容是 “数字逻辑和数字集成电路” 的重点知识。 多位的 ALU 不仅要产生算术运算、逻辑运算的结果，还要给出结果特征情况，例如算术运算是否产生了向更高位的进位，结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑运算通常只能检查结果是否为零，不存在进位和溢出等问题。 要

13、 ALU 运算，就涉及选择参加运算的数据来源，要完成的运算功能，结果的处置方案，特征位的保存等多方面的问题，要有办法控制 ALU 的运行状态。 共二十七页一位加法器的设计(shj)过程其设计过程可以通过如下3步完成(wn chng)：（1）写出加法器逻辑的真值表；（2）由真值表推导出对应的逻辑表达式；（3）对得到的逻辑表达式进行一定目的的化简或优化，以便选用基本逻辑门电路实现加法器。 Xn Yn Cn Fn Cn+1 0 0 0 0 0 Fn = /Xn /Yn Cn + Xn /Yn /Cn 0 0 1 1 0 + /Xn Yn /Cn + Xn Yn Cn 0 1 0 1 0 0 1 1

14、0 1 Cn+1 = Xn Yn /Cn + /Xn Yn Cn 1 0 0 1 0 + Xn /Yn Cn + Xn Yn Cn 1 0 1 0 1 = Xn Yn + Xn Cn + Yn Cn 1 1 0 0 1 由4个或项组成、每个或项是由4个因子实现与运算 1 1 1 1 1 化简为3个或项，每个或项只是2个因子的与运算共二十七页一位加法器的逻辑(lu j)线路图共二十七页2. 译码器和编码器 译码器电路，实现对 n 个输入变量译码，给出2n 个输出信号，每个输出信号对应 n 个输入变量的一个最小项。是否(sh fu)需要译码，通常可以用一或几个控制信号加以控制。译码器多用于处理从多

15、个互斥信号中选择其一的场合。 编码器电路，通常实现把 2n 个输入变量编码成 n 个输出信号的功能，可以处理 2n 个输入变量之间的优先级关系，例如在有多个中断请求源信号到来时，可以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码，实现这种功能的电路通常被称为优先级编码器。共二十七页 3个输入信号A、B、C，8个译码输出信号Y0Y7。 仅当 3 个控制信号G1、G2A、G2B 的组合为 1 0 0 时，译码器正常译码，依据 A、B、C 的值，8 个输出信号中的一个为低电平，其余(qy)7个输出为高电平。 否则就不执行译码， 8 个输出信号都为高电平。例如： /Y0 = G1 * /G

16、2A * /G2B * /A * /B * /C 139 为两个独立的二- 四译码器。每个译码器在信号 G 的控制下，执行译码或者不执行译码。 仅当控制信号G 为低电平时，译码器正常译码，依据 A、B 的值，4 个输出信号中的一个为低电平，其余(qy) 3 个为高电平。 否则就不执行译码， 4 个输出信号都为高电平。例如： /1Y0 = /1G * /1A * /1B 共二十七页3. 数据(shj)选择器 数据选择器又称多路开关，它是以“与-或”门、 “与-或-非”门实现的电路，在选择信号(xnho)的控制下，实现从多个输入通路中选择某一个通路的数据作为输出。 在计算机中，按照需要从多个输入数

17、据中选择其一作为输出是最常遇到的需求之一。例如，从多个寄存器中，选择指定的一个寄存器中的内容送到 ALU 的一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个送往指示灯进行显示等。共二十七页 SN74LS257 257 器件通过选择信号实现从两路 4 位的输入数据（用 A、B 表示）中选择一路输出（用 Y 表示），选择信号为低电平，输出的是 A 路数据，选择信号为高电平，输出的是B 路数据。 该器件的输出还有三态控制(kngzh)，输出控制低电平，输出为正常逻辑信号，否则输出为高阻态。共二十七页LN74LS244 实现(shxin)单向传送控制功能 两个分开的 4 位 的输

18、入输出控制，控制信号 G 为低电平时，输出信号 Y 等于输入 A ，否则输出为高阻态。 把两个控制信号连接在一起，可以同时控制 8 位信号的输入输出。LN74LS245实现双向传送控制功能 允许信号控制 A 方和 B 方是否(sh fu)连通，为低时双方连通，为高时双方不通，双方向都处于高阻态。 双方连通时，用信号 DIR 控制数据传送的方向，DIR 为低，B 方数据传向 A 方， DIR 为高，A 方数据传向 B 方。共二十七页4. R-S 触发器 触发器是典型的时序(sh x)逻辑电路，有记忆功能，最简单的是由两个交叉耦合的 “与非”门组成的 R-S 触发器，2 个输出分别为 Q和 /Q，

19、两路输入分别为 R 和 S。与非A与非B 当R为低电平，S为高电平时，会使/Q变为高电平，此时 Q 定变成低电平；在 R恢复为高电平后， Q和 /Q将保持不变，即记忆了本次(bn c)变化。 当S为低电平，R为高电平时，会使Q变为高电平，此时 /Q 定变成低电平；在 S恢复为高电平后， Q和 /Q 也将保持不变，这是 R-S 触发器。Q/QRS与或非门与或非门/QQD反相器E 当把两个输入 S 和 R 变为一个 D 的互补输入后，可以通过控制信号 E 完成对触发器的写入操作，在 E =1时，Q 将随D而变化。共二十七页 5. D 型触发器和寄存器、计数器 前面刚介绍的触发器属于电平触发方式，输

20、入 R 和 S 不能同时为低电平，而且(r qi) R 、S 和 D 在触发器写入期间应保持不变，否则产生操作错误。 另外一种由 3 个基本触发器构成的是 D 型触发器，它属于边沿触发方式。输入信号 D 在触发脉冲 CP 的正跳变沿期间被写入触发器，其它时间 D 的变化不会影响触发器的状态。与非1与非2与非4与非6与非3与非5/RD/SDQCP/QD D 型触发器又被称为(chn wi)延时触发器，常用于构建寄存器，移位寄存器，计数器等部件。 输入信号 /SD 和 /RD用于触发器的清 0 和置 1操作。共二十七页与非门1与非门2与非门3与非门4与非门5与非门6输入(shr)DCP/Q D触发

21、器的写入过程 (维持阻塞原理介绍) D 是输入，可经过门5、门5和门6把 /D 和 D这个互补值分别送到门3、门4的输入端； CP 是触发脉冲，也接到门3、门4的输入端，在脉冲的上升边沿启动写入操作。例如当D为高电平时，在门4的输出将得到一个负跳变跟随低电平，这个变化将把 D 的值写入门1和门2构成的触发器中。由于(yuy)门3的输入/D处于低电平，门3的输出将处于高电平，不会对触发器产生作用。 若写入操作已经启动，即门4的输出已经为低电平，即使输入信号D发生了变化且门5和门6的输出将跟着变化，但这不会对已经启动的写入操作产生影响。这是因为门4输出的低电平将阻赛门3的输出为低，将维持门6的输出为高电平，能确保本次写入正常完成。这表明D触发器有一个重要功能，在接收输入的同时可以把自己原有输出送出去，可用于实现移位、计数功能。输出Q共二十七页寄存器、计数器 寄存器是计算机中的重要部件，用于暂存指令和数据等，通常选用多个可同时读写的 D 触发器或锁存器组成。一个寄存器所使用的触发器的数目(shm)被称为寄存器的位数，例如 4位、8