TPS54350中文资料及电路设计参考_第1页
TPS54350中文资料及电路设计参考_第2页
TPS54350中文资料及电路设计参考_第3页
TPS54350中文资料及电路设计参考_第4页
TPS54350中文资料及电路设计参考_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1,TPS54350中文资料,2,基于TPS54350型DC/DC变换器供电系统设计TPS54350是具有内部MOSFET的高效DC/DC转换器,连续输出电流为3A时,支持输入电压范围为4.520V,可使设计人员直接通过中压总线(而非依赖额外的低电压总线)为DSP、FPGA和微处理器供电。TPS54350构成的DC/DC转换器效率高达90%以上,非常适用于低功耗的液晶显示屏、*器、液晶电视机、硬盘驱动器、视频图像卡以及9V或12V墙式适配器的负载稳压装置TPS54350的输出电压可调低至0.891V(精确度为1%);PWM频率固定为250kHz、500kHz或250700kHz的可调节范围,还

2、具有完善的保护功能。因此,TPS54350符合系统设计要求。1TPS54350引脚功能PWPPACKAGE(TOPVIEW)VINVINUVLOPWRGDRTSYNCENACOMP匸匸1O112113I4-THERMAL|115PAD6rzrzL1L&16IS141312WOOHHSGBppL口VSENSENOTE:thereisnotaPin1indicator,turndevicetoenablereadingthesymbolfromlefttorightPin1isatthelowerleftcornerofthedevice.VIN:电压输入引脚,范围为4.520V,必须旁路连接一个

3、低等效串联电阻(ESR)的10pF陶瓷电容器。UVLO:欠压闭锁输出。PWRGD:开漏输出。该引脚为低电平时,表示输出低于期望的输出电压值。RT:频率设置引脚。在RT引脚与模拟地(AGND)之间接一个电阻器来设置转换频率。将RT引脚与地连接或是悬空,可以来得到一个内部的备选频率。SYNC:双向I/O同步引脚,当RT引脚悬空或置低时,SYNC为输出;当它与一个下降沿信号连接时,亦可作为一个输入端口来同步系统时钟。ENA:使能引脚,低于0.5V时,芯片停止工作;悬空时被使能。COMP:误差放大器输出。VSENSE:误差放大器转换节点,基准电压值。AGND:模拟地,内部与感应模拟地电路连接。与PGN

4、D和POWERPAD连接。PGND:电源地,与AGND和POWERPAD连接。VBIAS:内部8.0V偏置电压,引脚要接一个0.1pF的陶瓷电容。PH:相位,与外部LC滤波器连接;BOOT:在BOOT引脚与PH引脚之间连接一个0.1pF的陶瓷电容。2电路分析输出电压可调TPS54350的输出电压是可调的,如图1所示,通过改变电阻R2的值来得到期望的输出电压值。R2的计算公式为:R2=(R1X0.891)/(V0-0.891)(1)图1中的输入电压为12V,为得到3.3V的输出电压,将R1取一定值lkQ,此时根据公式(1)计算可得,R2=374Q。图112V转3.3V/1.8V典型电路表1为当R

5、1为10kQ时,几种输出电压下R2的推荐值。同理,要得到1.8V的输出电压,将R12取1kQ,则R7应为976Q。2,基于TPS54350型DC/DC变换器供电系统设计1弓I言:TPS54350是德州仪器(TI)新推出的一款内置MOSFET的高效DC/DC变换器.采用小型16引脚HISSOP封装.连续输出电流为3A时,输入电压范围为4.5V20V。该变换器极大地简化了负载电源管理的设计,使得设计人员可直接通过中压总线(而不依赖额外的低电压总线)为数字信号处理器(DSP)、现场可编程门阵列(FPGA)及微处理器供电。TPS554350SWIFT(采用集成FET技术的开关)DC/DC变换器的效率高

6、达90%以上,非常适用于低功耗工业与商用电源、带液晶显示屏(LCD)的监视器与电视、硬盘驱动、视频图像卡以及9V或12V墙式适配器负载点稳压装置。2TPS54350的特性和功能2.1TPS54350的特性TPS54350型DC/DC变换器的主要特性如下:连续输出电流为3A时.效率达90%以上;输入电压范围为4.5V一20V:输出电压可调低至0.891V(精确度为1%);可编程外部时钟同步:宽的脉宽调制(1)WM)频率一固定为250kHz、500kHz或250kHz700kHz的可调节范围:峰值电流限制与热关断保护:可调节的欠压关断;内部软启动:电源安全输出。2.2TPS54350引脚功能和电路

7、功能2.2.1引脚功能VIN:电压输入引脚,范围为4.5V20V,必须旁路连接一个低等效串联电阻(ESR)的10“F陶瓷电容器:UVL0:欠压闭锁输出:PWRGD:开漏输出。该引脚为低电平时,表示输出低于期望的输出电压值。PWRGD比较器的输出端有一个内部的上升沿滤波器:RT:频率设置引脚。在RT引脚与地(AGND)之间接一只电阻器.设置转换频率。将RT引脚接地或悬空可以得到一个内部备选频率;SYNC:双向I/O同步引脚。当RT引脚悬空或置低电平时,SYNC为输出:当它与一个下降沿信号连接时,亦可作为一个输入端口来同步系统时钟:ENA:使能引脚。低于0.5V时。电路停止工作;悬空时被使能;CO

8、MP:误差放大器输出:VSENSE:误差放大器转换节点,基准电压值:AGND:模拟地,内部与感应模拟地电路连接。与PGND和PowerPAD连接:PGND:电源地,与AGND和PowerPAD连接;VBIAS:内部8.0v偏置电压。该引脚要接1只0.1吓的陶瓷电容器:PH:相位端,与外部LC滤波器连接;2.2.2电路功能TPS54530支持中等范围的电流输出.能够将输出电压降至0.891V.其精度可达1%。TPS54530集成了高端MOSFET和一个可选择的低端外部MOS-FET栅极驱动器。此外,该器件还采用了高性能电压误差放大器,极大地改善了瞬时条件下的性能,从而可灵活选择输出滤波电感器与电

9、容器。开关频率固定在250kHz或500kHz,也可以将其升高到7OOkHz,以缩小无源组件的尺寸。图1示出TPS54350的实际应用电路,图中给出的是其中一种情况,其输出电压是可变的,通过改变电阻器R2的阻值,可得到期望的输出电压值。图l中的输入电压为12V,输出电压为3.3V,其中R2的计算公式为:R2=R1x0.891/(Vo-0.891)R1=1KQifTPS5435QfW羅工4VifKmcDLB:HflP-5DJDEK:f.rPC30DMBWTPHPHLGvansPGYDAtKR1JERSE呻PADLi2O|dHCEI3WpFIkilZZII电理为2V別33V的典型应用咆踣表1给出当

10、Rl=lkQ和R1=10kQ,时的几种输出电压下的R2的值。笔者设计的系统就是应用图1所示的电路来实现。根据不同的输出电压要求赋给R2不同的阻值,其阻值的取法可参照表l。另外,对于设计者来说,设计电路时要考虑到表2所列的几个因素。本系统中的R。=lkQ。表1典型应用电路中的几种阻值关系RI=)knHl=10k输出电压/R2的阻ifc/kn输出电压/R2的阻值八门1.22.87L22S.71.51.471.514,71,80,96l.S492*55.493.30.374333.74衰2设计时要考戌的几种数值设计因素举例输人电压范圈6V-10V输出电压3.3V输入纹波电压300m

11、V额定输出电流3A工作频率500kHz3TPS54350在信号处理系统中应用3.1系统组成及供电电路本信号处理系统采用的是AD1公司的TS201S型ADSP组成的多片某仿真雷达信号处理系统.系统主要由5个DSP、1个FPGA和7个TPS54350组成。在以往使用的MAX1951和。PEGH17的经验基础上.经过多方面的设计考虑,采用了TPS54350型DC/DC变换器.从表1可以看出.TPS54350可以输出3.3V、2.5V和1.2V的电压。系统中的DSP采用240MHz时钟,每个指令周期约为4.17ns。根据TS201S型ADSP的工作条件可知,当温度为25C、时钟CCLK(为250MHz

12、时,典型情况下的VDD(1.25V)供电电流典型值为1.2A,VDD的供电电流小于137mA。TPS54350的额定输出电压为3A.TigerSharDSP有3个电源,其中数字2.5V(VDD_Io)为I/0供电;数字1.2V(VDD)为DSP内核供电;模拟1.2V(VDD_A)内部锁相环和倍频电路供电。系统将主机提供的5V,经过TPS54350得到2.5V和1.2V的电压。各片DSP的数字1.2V(VDD)电源各由1个TPS54350供给。5个。DSP内部模块1.2V(VDD)由同一个。DSP的VDD(+1.2V)经滤波网络后解决。5个。DSP的FO2.5V电源直接由主机提供的5V经过TPS

13、54350得到2.5V统一供给,同时提供FPGA(EPU1。K30)的VccM(+2.5V)电压。其中FPGA的Vcc_IO(+3.3V)利用TPS54350输出的+3.3V电压来供电。本系统的供电电路框图如图2所示。图3示出单个DSP的内核供电电路框图及外围电路配置。32问题及其解决方案T37S54350采用小型16引脚HTSSOP封装。根据以往的经验,建议设计PC板时最好给TPS54350加上散热片,电源线尽量粗一点。在TPS54350的前后均加上滤波网络,尽量保证得到比较合适的电压。系统中的EP1K30产生上电复位波形和时序控制。由于EP1K30需要一个配置电路,而且它和DSP存在一个上电先后的问题。即在上电后,如果FPGA完成配置文件的读入时.DSP仍未上电稳定则应充分延长TStart_I0的低电平时间,以避免DSP上电未稳定而FPGA上电波形已结束的情况发生。因此。应保证DSP上电稳定先于FPGA配置文件的读入,此问题在系统设计时应予以充分重视.否则DSP将无法正常工作。TigerSharcTS201S要求数字2.5V和1-2V应同时上电。若无法严格同步,则应保证内核1.2V电源先上电.I/O的2.5V电

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论