存储器及存储系统课件

1、第 3 章 存储器及存储系统2本章学习内容存储器的分类及层次结构半导体存储器的工作原理以及与CPU的连接高速缓冲存储器Cache的工作原理虚拟存储器的工作原理3.1 存储体系概述二进制位（bit）是构成存储器的最小单位；字节（8bits）是数据存储的基本单位。单元地址是内存单元的唯一标志。存储器具有两种基本的访问操作：读和写。 存储器的分类 主存储器的性能指标 存储器的层次结构一二三一、存储器的分类-主存储器主存储器：又称内存，为主机的一部分，用于存放系统当前正在执行的数据和程序，属于临时存储器。主要由半导体存储器构成，常采用并行方式进行读写访问。ROM（MROM、PROM、EPROM、E2P

2、ROM 、Flash ROM）：具有非易失性，结构简单，成本低等优点，常用于保存关键、重要的系统程序，如BIOS；RAM（SRAM、DRAM）：具有易失性，可随机读写，用于保存临时程序与数据，其中SRAM与DRAM相比具有集成度低、速度快。价格高、不需刷新等特点；常有TTL和CMOS两种不同的工艺。Cache（一级、二级）：具有高速、小容量、成本高的特点，采用高速SRAM制成，具有多级结构，重点掌握哈佛结构。一、存储器的分类-辅助存储器辅助存储器：又称外存，为外部设备，用于存放暂不用的数据和程序，属于永久存储器。主要由磁表面和激光存储器构成，常用串行或串并结合（直接存取）访问。磁带存储器；磁盘

3、（软、硬）存储器；激光存储器：具有容量大、速度慢、价格低等特点；以上存储器若与存储器管理软件结合可构成虚拟存储器。一、存储器的分类-综述主存储器辅助存储器存储器RAMROMSRAMDRAM磁盘光盘软盘 硬盘Cache磁带MROMPROMEPROME2PROMCD-ROMWORMEOD二、主存储器的性能指标1、存储容量： 指存储器可容纳的二进制信息量，描述存储容量的单位是字节或位。量化单位：1K210 1M220 1G230 1T240存储器芯片的存储容量(1)存储单元个数每存储单元的位数 存储器芯片的存储容量(2)存储单元个数每存储单元的位数/8兆千兆太二、主存储器的性能指标2、存储速度：由以

4、下3个方法来衡量。TA 存取时间（Memory Access Time）：指启动一次存储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒（ns109s）为单位。TM 存储周期（Memory Cycle Time）：指存储器进行连续两次独立的存储器操作所需的最小间隔时间。通常存取周期TM大于存取时间TA ，即TM TABW 存储器带宽：是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位/秒（bps）或字节/秒，它是衡量数据传输速率的重要技术指标。 BW=字长W/存取周期TM二、主存储器的性能指标3、存储器的价格：用每位的价格来衡量。设存储器容量为S

5、，总价格为C，则位价为C/S(分/位)。它不仅包含了存储元件的价格，还包括为该存储器操作服务的外围电路的价格。4、可靠性：指存储器正常工作（正确存取）的性能。5、功耗：存储器工作的耗电量。存储容量、速度和价格的关系：速度快的存储器往往价格较高，容量也较小。容量、速度和价格三个指标是相互制约的。 三、存储器的层次结构1.分级原理： 根据程序执行的集中性和局部性原理而构建的分层结构。信息流动分规律为从低速、大容量层次向高速、小容量层次流动，解决速度、价格、价格这三者之间的矛盾，层次间信息块的调度由硬件和软件自动完成，其过程对用户透明。2.三级存储管理系统：Cache：采用TTL工艺的SRAM，哈佛

6、结构；采用MOS工艺的SRAM，指令与数据混存，其与内存之间信息块的调度（几十字节）全由Cache控制器硬件完成。主存：ROM常用FROM，E2PROM等构成；RAM常用DRAM构成，RAM和ROM采用统一编码。虚存：采用磁盘存储器，主存+OS中的存储器管理软件联合构成，其信息块常用页、段表示，其间的信息块调度由管理软件完成。三、存储器的层次结构访问速度越来越快存储容量越来越大，每位的价格越来越便宜由Cache控制器管理形成Cache层次由OS管理形成虚拟存储器层次存储器的主要性能特性比较 存储器层次通用寄存器Cache主存储器磁盘存储器脱机存储器存储周期10ns1060ns60300ns10

7、30ms220min存储容量512B8KB2MB32MB1GB1GB1TB5GB10TB价格很高较高高较低低材料工艺ECLSRAMDRAM磁表面磁、光等ms（毫秒），s（微秒），ns（毫微秒）1s=1000ms，1ms=1000 sRAMBUS内存条DDR 内存条内存硬盘磁盘片磁头马达磁头驱动辅助电路硬盘优盘优盘3.2 主存储器特点：主存储器可以被CPU直接存取（访问）。一般由半导体材质构成。随机存取：读写任意存储单元所用时间是相同的，与单元地址无关。与辅存相比，速度快，价格高，容量小。主存的操作：读存储器操作：写存储器操作：3.2 主存储器主存储器按其功能可分为RAM和ROM。 随机存取存储

8、器RAM 只读存储器ROM一二一、随机存取存储器RAMMADMARM D RR/W读写控制电路Y1Y2n-1Y0Y2n-2MMBm-1B0An-1A0Dm-1D0CSWE一、随机存取存储器RAM 静态存储器（SRAM）1 动态存储器（DRAM）2 SRAM和DRAM的对比31、静态随机存取存储器（SRAM）静态存储器（SRAM）（1）SRAM存储位元（2）SRAM存储器（3）SRAM存储器的特点（1）SRAM存储位元“1” 状态：T1截止，T2导通“0”状态： T2截止，T1导通六管MOS静态存储器结构（2）SRAM存储器结构地址译码方式：单译码方式：n位地址线，经过一个地址译码器译码后，形成

9、有2n根选择线。（2）SRAM存储器结构双译码方式：n位地址线分为行、列两组地址分别经两个译码器译码，形成行选和列选信号。2114 SRAM存储器芯片举例1K4位2114地址线10根数据线4根A9A0D3D0CSWE片选线写使能（3）SRAM存储器的特点使用双稳态触发器表示0和1代码。在电源不掉电的情况下，信息稳定保持（静态）。存取速度快，集成度低（容量小），价格高。常用作高速缓冲存储器Cache。（4）SRAM存储器的读写过程读操作：T1：CPU送出有效地址AB 存储器的MAR ；T2：CPU根据其高位地址信号形成CS，启动MAD译码器，选中存储单元，同时WE=0有效，启动读过程；T3：经T

10、w延时后，所选中的单元内容MDRDB，若数据未准备就绪，则插入Tw等待，至数据稳定输出为止；T4：CS、WE及地址信号取消，同时发READY有效，通知CPU读操作完成。（4）SRAM存储器的读写过程写操作：T1： CPU送出有效地址AB 存储器的MAR ；同时CPU送出待写数据内容DB；T2： CPU根据其高位地址信号形成CS ，启动译码器MAD，选中存储单元，同时将DB存储器的MDR， WE=1有效，启动写过程.T3：经Tw写数时间后，将MDR内容写入所选单元，若未稳定写入，则插入Tw，直至稳定写入；T4：撤销CS、WE、地址、数据等信号，发READY，通知CPU写数据完成。2、动态存储器（

11、DRAM）（4）（3）（2）（1）DRAM存储位元DRAM存储器DRAM的刷新方式DRAM存储器的特点（1）DRAM存储位元“1”状态：电容C上有电荷“0”状态：电容C上无电荷再生：读出后信息可能被破坏，需要重写。刷新：经过一段时间后，信息可能丢失，需要重写。单管MOS动态存储器结构（2）DRAM存储器4M4位的DRAM DRAM的读/写过程（3）DRAM的刷新方式刷新周期：对整个DRAM全部刷新一遍的时间，即DRAM允许的最大信息保持时间。有2ms;4ms;8ms三种规格，一般为2ms。刷新操作： 采用分行刷新，即是按行来执行内部的刷新操作。 由刷新计数器产生行地址，选择当前要刷新的行。 由

12、读操作完成刷新，读即刷新。刷新一行所需时间即是一个存取周期Tm。刷新方式：集中式刷新、分散式刷新和异步式刷新。集中式刷新：例：16K1位DRAM芯片中，存储电路128128的存储矩阵组成。设存储器存取周期为500ns，单元刷新间隔是2ms。 在2ms单元刷新间隔时间内，集中对128行刷新一遍，所需时间128500ns=64s，其余时间则用于正常访问（R/W）操作。在内部刷新时间（64s）内，不允许访存，这段时间被称为死时间。Tm分散式刷新在任何一个存储周期内，分为访存和刷新两个子周期。在访存周期内，供CPU等部件正常访问。在刷新周期内，对DRAM的某一行刷新。存储周期为存储器存取周期Tm的两倍

13、，即1s 500ns2。刷新次数增多，为2ms/1s 2000。在2ms的单元刷新间隔时间内，对DRAM刷新了2000遍。Tm 异步式刷新采取折中的办法，在2ms内分散地把各行刷新一遍。 避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中“死区”时间过长的问题。 刷新信号的周期为2ms/128=15.625s。让刷新电路每隔15.625s产生一个刷新信号，刷新一行。异步式刷新Tm（4）DRAM存储器的特点利用半导体器件中MOS管极间电容上有无电荷来记忆“0”和”1”代码。 在电源不掉电的情况下，信息也会丢失，因此需要不断刷新。存取速度慢，集成度高（容量大），价格低。常

14、用作内存条。3、SRAM和DRAM的对比比较内容SRAMDRAM存储信息0和1的方式双稳态触发器极间电容的充放电电源不掉电时 信息稳定信息会丢失刷新不需要需要集成度低高容量小大价格高低速度快慢适用场合Cache主存二、只读存储器ROMMROMPROMEPROME2PROMFlash ROM几种非易失性存储器的比较 存储器类别擦除方式能否单字节修改写机制MROM只读不允许否掩膜位写PROM写一次读多次不允许否电信号EPROM写多次读多次紫外线擦除，脱机改写否电信号E2PROM写多次读多次电擦除，在线改写能电信号Flash Memory写多次读多次电擦除，在线改写否电信号3.3 主存储器的扩展 背

15、景知识存储芯片简介 存储器容量扩展的三种方法 主存储器与CPU的连接一二三一、背景知识存储芯片简介存储芯片的引脚封装二、存储器容量扩展的三种方法3、字位扩展2、字扩展1、位扩展从字长和字数方向扩展从字长方向扩展从字数方向扩展RAMBUS内存条DDR 内存条内存1、位扩展位扩展的作用：利用多片短字长芯片构成规定字长模块，以增加带宽BW。扩展要点：（1）各芯片的地址线A0An-1 、读写控制信号WE、片选信号CS分别对应并联后引出； （2）各芯片的数据线D0Dm-1独立引出，分别作为所扩展的存储器的高若干位和低若干位。1、位扩展例1-要求：用16K8位的SRAM芯片 16K16位的SRAM存储器

16、16K*8SRAM0A0A13CSWE16K*8SRAM1A0A13CSWED7D0D7D0CSWEA13A0D15D02、字扩展字扩展方法的作用：利用片选线扩展存储器模块的字节容量。字扩展方法的要点：（1）各芯片的数据线D0Dm-1、读写控制信号WE分别对应并联后引出；（2）各存储器芯片的地址线A0An-1分别对应并联后引出；（3）各存储器芯片的片选线CS独立引出后分别接CPU的高位地址经译码后的译码信号，用于扩展芯片数目。2、字扩展例2-要求： 用16K16位的SRAM芯片 128K16位的SRAM存储器 例3-要求： 用128K16位的SRAM模块 1M16位的SRAM存储器 .3、字位

17、扩展（全扩展）： 全扩展方法的作用： 利用位扩展、字扩展混合使用的方式进行全扩展，组成符合要求的存储器模块。全扩展方法的要点： 先位扩展，再字扩展3、字位扩展（全扩展）： 需扩展的存储器容量为MN位 , 已有芯片的容量为LK位 (LM,K辅存（虚存）地址；用户编程时使用虚址。实地址（物理地址）主存（内存、实存）地址；CPU访问内存时使用实址。虚实地址的转换过程： 用户以虚址编程，并存放于辅存，程序运行时CPU以虚址访问主存查表（段、页表），在则虚/实地址转换，访问主存；不在则按虚址访问辅存，调至主存，修改表中表目，然后访问主存。3.虚存与缓存的比较：首先它们分属于二个不同的存储层次相同点： 空

18、间划分为块，以便于管理。 信息块自动地由低速层次向高速层次调动和流动。 调度时均采用相同的替换策略，即新块淘汰最不活跃的旧块，并遵循一定的映射关系。3.虚存与缓存的比较：不同点： cache用于弥补主存CPU之间的速度差距，而虚存则用于弥补主存的容量差距。 cache的信息块为几十字节，而虚存则有页、段等划分，其大小为几百几百K字节。 cache的速度比主存快510倍，而虚存则慢1001000倍。 CPU与主存，cache间有直接访问通道，而虚存则无。 cache的信息块存取，地址变换，替换等操作均由硬件实现，而虚存则基本上由OS中的存储管理模块软件加以实现。虚拟存储器的实现方式有三种：段式、

19、页式或段页式二.页式虚拟存储器 页式虚存（采用页表管理的，以页为信息传送单位的虚拟存贮器）1.页与页表 页的划分：主、虚存均划分成大小相同的若干页，512-几k字节实存的访问地址=实地址（实页号p | 页内地址d）；虚存的访问地址=虚地址（虚页号P | 页内地址D）；一般来说，虚页号P实页号p 页表：记录虚、实页号对应关系的表(Page Table)页表的格式与内容：页表以虚页号为表内相对地址；页表以实页号，装入位，修改位等为表内记录内容。页表的单元数 = 虚页数；记录的字长 = 实页号 + 装入位 + 修改位 + 替换控制位。二.页式虚拟存储器2. 页表的建立： 根据程序运行情况由存储管理软

20、件自动建立；每一程序分配一张页表，并存放于内存中的固定区域，页表的起始地址由基址寄存器指定，其过程对用户而言透明。 快表与慢表：快表存放于cache中的页表部分复本；慢表存放于主存中的页表。 快表的引入有利于加快查表速度。二.页式虚拟存储器3.页式虚存的虚-实地址变换过程：其变换由软件根据页表进行 将页表的首址基址寄存器；基址寄存器内容+虚址中的虚页号P，形成页表索引。 由页表索引查页表。若装入位 = 0，则访虚存后调入主存，修改表目；若装入位 = 1，取出实页号p； 实页号p + 虚址中的页内地址D(d)形成主存实地址，访问主存。虚1页虚3页虚4页虚2页辅 存页 表（存放于内存）主 存000

21、0 H1000 H1400 H1800 H1C00 H2000 H虚1页实6页虚2页虚3页实8页虚4页实7页实页号装入位修改位替换控制位00000000000000000000页表首址123461587111虚1页虚2页实5页虚4页虚3页1.CPU给出虚地址：（虚页号P=1 页内地址D=0）2.形成页表索引：基址寄存器（页表首址）+虚页号P3.按索引查页表：读记录中的装入位，并判断=1？ 命中-CPU则根据(记录中的实页号p+D,即p+d)访问内存； 不命中- CPU直接根据虚址(虚页号P=1 页内地址D=0)访问辅存，调入该页内存，同时修改页表中的相应记录。基址寄存器三.段式虚拟存储器 段式

22、虚存（采用段表管理的，以段为信息传送单位的虚拟存贮器）1.段与段表 段的划分：段随程序的逻辑结构，每段存放一程序功能模块（例过程，子程序）。将其作为一整体进行传送与维护，段内地址各自从0开始，每段可装入内存的任意位置。故编程时可仍按虚存空间编址。 段表：段的虚-实地址的映象（对应）关系表，存放于内存。段表的格式与内容：段表以段号为表内相对地址；段表以段起点、段长、装入位、修改位，替换控制位等为内容的表。三.段式虚拟存储器2. 段表的建立：段表由OS中的存储管理软件设置，存放于主存，其表的首址由基址寄存器指定，随着程序的调入和执行逐步建立。3. 段式虚存的虚/实地址变换过程： CPU给出虚址 = | 基号b | 段号s | 段内地址d | 按虚址中的基号查基址寄存器内容得段表的起始地址S0 S0 + 虚址中的段号形成段表索引查段表，若命中，取表内记录中的段起点（段的实存起始地址）。 段的起点 + 虚址中的段内地址主存实地址访问主存。程序2程序3程序4程序1辅 存段 表（存放于内存