集成电路中的无源元件(半导体集成电路共14章)课件

1、2022/8/11半导体集成电路学校：重庆文理学院院系：电子电气工程学院专业：电子、微电 时间：春季学期2022/8/12第3章 集成电路中的无源元件集成电阻器集成电容器2022/8/13集成电路中的无源元件一般集成电路中使用的无源元件:电阻、电容常见的无源元件有电阻、电容、 电感本章将介绍双极集成电路和MOS集成电路中常用的各类电阻器和电容器，讨论其结构、性能、寄生效应和设计，并简要介绍集成电路中的互连线。 集成电路中常用的无源元件是电阻、电容，它们的制作工艺与NPN管(或MOS管) 兼容。集成电阻、电容的最大优点是元件间的匹配及温度跟踪较好，所以在电路设计时应充分利用此特点，使电路性能不是

2、依赖于单个元件的特性，而是与元件的比值有关。集成电阻器和电容器的缺点如下： (1)精度低(土20)，绝对误差大； (2)温度系数较大； (3)可制作的范围有限，不能太大，又不能太小； (4)占用的芯片面积大，成本高。所以在集成电路中应多用有源元件，少用无源元件。2022/8/15集成电路中的无源元件1 电阻wdL常用集成电阻器基区扩散电阻发射区扩散电阻、埋层扩散电阻基区沟道电阻、外延层电阻离子注入电阻多晶硅电阻、MOS电阻2022/8/16集成电阻器 集成电路中的电阻器可以通过金属膜、掺杂的多晶硅，或者通过杂质扩散到衬底的特定区域产生。这些电阻都是微结构，因此它们只占用衬底很小的面积。电阻和芯

3、片电路的连接是通过与导电金属形成接触实现的(见下图）。n- Substrate Metal contact Film type resistorSiO2, dielectric material Metal contactn-p- Diffused resistorSiO2, dielectric material集成电路中的电阻结构此外还有以下几类电阻： 低阻类电阻：如发射区扩散电阻，埋层电阻等； 高阻类电阻：如基区沟道电阻，外延层电阻等； 高精度电阻：如离子注入电阻，薄膜电阻等； 在MOSIC中除了扩散电阻以外，还有多晶硅电阻和MOSFET形成的电阻。2022/8/19这类电阻是利用集成电

4、路中晶体管的基区扩散层做成的，它是由被隔离的n型外延层上进行一次p型基区扩散而形成。氧化膜pnnP型扩散层（电阻）基区扩散电阻（Rs=100-200 / )Rs为基区扩散的薄层电阻L、W为电阻器的长度和宽度端头修正拐角修正因子横向扩散修正因子薄层电阻值Rs的修正小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形对大阻值电阻可采用折叠图形VCCLw2022/8/1112022/8/112不同电阻条宽和端头形状的端头修正因子LeWe5m0.80.90.9W0.330 m20 m0.1约 0约 050 m(1)端头修正 因为端头处的电力线弯曲和引线孔流入的电流方向等问题，使得计算端头处的电阻值需要引

5、入修正，称为端头修正。通常采用经验的办法，引入端头修正因子k1，表示整个端头对总电阻方块数的贡献。下图给出了不同电阻条宽和端头形状的端头修正因子，k1=0.5方，表示整个端头对总电阻的贡献相当于0.5方，对于大电阻(LW),端头修正因子可以忽略不计。2022/8/114(2)拐角修正因子 对于一些大电阻，为了充分利用面积和布图方便，通常将他们设计成图所示的折叠形式，但在其拐角处电力线是不均匀的。实测表明，每个拐角对电阻的贡献相当于0.5方，即拐角修正因子k2=0.5方。此时，电阻长度为 L=L1+L2+L3L1L3WW=L2WW拐角修正2022/8/116(3)横向扩散修正因子m 横向扩散因子

6、主要考虑以下两个因素：1. 由于存在横向扩散，在表面处最宽，表面处的基区宽度WS为 WSW+20.8xjc拐角扩散区近似为以xjc为半径的圆柱体的1/4。2. 杂质浓度在横向扩散区表面与扩散窗口正下方的表面区域不同，其浓度由扩散窗口处的NS逐步降低，到达PN结处的杂质浓度为Nepi。 假定横向扩散区的纵向杂质分布与扩散窗口下方相同，则对于基区扩散电阻，其有效宽度Weff可表示为 Weff=W0.55xjc，即横向扩散因子m=0.55。WsWeffWPxjcN+-BLN-epiP+P+SiO2P-SUB 基区扩散电阻的横截面在考虑了端头、拐角及横向扩散三项修正后，基区扩散电阻的计算公式为(4)薄

7、层电阻值的修正 一般情况下基区薄层电阻RS是在硼扩散再分布以后测量的，但是基区扩散后还有多道高温工艺，仍然会影响杂质的分布，所以实际的基区薄层电阻RSa比原来测量的RS高，经验公式为 RSa=KaRS式中Ka为一常数，由实验确定，一般在1.061.25之间。2022/8/1202022/8/121氧化膜pnP型扩散层（电阻）基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流取三者中的最大者电阻图形的设计是在已知阻值R和工艺参数(RS,xjc)的条件下，设计电阻的最小条宽和形状。2022/8/123为保证一定成品率而规定的一组最小尺寸数据称为设计规则，是由工艺制造水平

8、决定的。这些规则主要考虑了制板、光刻等工艺实现的最小线条宽限、最小图形间距、最小开孔、最小套刻精度等。所以最小扩散条宽必须复合设计规则。氧化膜pnP型扩散层（电阻）(1)设计规则决定的最小条宽Wmin氧化膜p510%如果LW, 可以忽略不记 (2)工艺水平和电阻精度所决定的最小电阻条宽2022/8/125如果工艺控制水平可使由线宽引起的电阻相对误差小于10%,2022/8/126(3)流经电阻的最大电流决定的最小电阻条宽扩散电阻与分立电阻一样，同样有功耗的限制。对于扁平封装或TO型封装的IC，在室温下要求电阻的单位面积最大功耗为发射区(磷)扩散电阻由于发射区扩散的杂质浓度较高，薄层电阻较小，所

9、以只能做一些小的电阻。发射区扩散电阻有两种结构，一种是直接在外延层上扩散N+层来形成，需要单独的隔离区，不存在寄生效应。LWN-epiN+xjeP+P+P-SUBRR发射区扩散电阻结构图 (a) 顶视图 (b) 横截面图 另一种发射区扩散电阻的结构如右图所示，可以看出，它是和其他电阻做在一个隔离岛上，但发射区扩散电阻要做在一个单独的P型扩散区中，因为存在寄生PNP效应，所以需要隐埋层。N+P接负电位接最高正电位接最低负电位RRP+N+N-epiN+-BLP-SUB(a)顶视图(b) A-A横截面图和其他电阻共用一个隔离区的 发射区扩散电阻 发射区扩散电阻主要用来做小阻值电阻和在连线交叉时做“桥

10、”用（以实现交叉连线之间的隔离，而低阻值的“磷桥”则作为某条连线的一部分），其电阻值的计算方法和基区扩散电阻类似。CDAB(a) 顶视图ABDP+N+N-epiP-SUB(b) 横截面图 发射区扩散电阻作“磷桥”隐埋层电阻 隐埋层因重掺杂，所以电阻较小，可用来做小电阻。特别便于做与晶体管集电极相连的小电阻，。对这种结构，整个电阻R为R=R1+R2+R3其中R2为隐埋层电阻，其计算方法与计算集电极串联电阻相同。影响因素较多，精度不易控制。RQ2Q1B+VCC(a)BEN+N+PN-epiR1R2R3N+-BLP-SUB(b) (c)隐埋层电阻的结构和应用VccEB2022/8/131氧化膜pnn

11、耗尽层（反向偏压）夹层电阻区域夹层电阻（RF=2-10K / )n+nN型扩散层基区沟道电阻基区沟道电阻 它是在基区扩散层上再覆盖一层发射区扩散层，沟道电阻区的层厚为xjc-xje,所以称其为沟道电阻，特点如下：(1) 由于层厚较小，所以薄层电阻较大，可以较小的面积制作大的电阻；(2)由于层厚(xjc-xje)随外加电压而变化，所以沟道电阻是外加电压的函数，当外加电压变化不大时，Rconst；(3) 只能用于小电流、小电压情况，多数用作基区偏置电阻或泄放电阻；(4)精度较低，完全由基区宽度W决定，相对误差在(50100)； (5)由于有大面积N+P结，所以寄生电容较大；又因为其薄层电阻较大，所

12、以基区沟道电阻的温度系数也比较大，为(0.30.5)/。 基区沟道电阻的计算仍可利用表示，其中电阻长度L为N+扩散区的长度，N+区以外的电阻可忽略不计。外延层电阻(体电阻) 它是直接利用外延层做成的电阻，两端的N+扩散区是电极的接触区，故称其为体电阻。不存在寄生PNP效应。具有以下特点：(1)因外延层的薄层电阻较大，所以可用来做大值电阻；(2) 可承受较高的电压，其击穿电压为隔离结击穿电压，所以BVCS0较高；(3)在阻值设计时，要注意横向修正，即电阻宽度W应是扣除隔离结横向 扩散后电阻区的实际宽度.假设横向扩散的宽度xj1Tepi，结面为1/4圆柱面，则 (4)电阻的相对误差R/R较大(30

13、50)，这是因为电阻值的控制主要是通过外延工艺(决定于外延层厚度和电阻率)和隔离扩散工艺(扩散结深)来进行的。(5)电阻的温度系数较大，且与外延层掺杂浓度有关，其关系如下表所示。Nepi/cm-3101510161017TCR/(10-6/)800040003500 如果外延层上再覆盖一层P型扩散层，就可将其做成高阻值的电阻，即外延层沟道电阻，其结构与基区沟道电阻类似，此时阻值为：式中RS为沟道区薄层电阻；L为P型扩散区长度；W为外延层电阻的宽度。RRWLLTepiP+RxjcP+N+N+N-epiRP型覆盖区P-SUB 外延层沟道电阻结构(a) 工艺复合图 (b) 横截面图离子注入电阻 离子

14、注入电阻是在外延层上注入硼离子形成的电阻区，在电阻区两端进行P型杂质扩散以获得欧姆接触，作为电阻的引出端。具有以下特点： 薄层电阻RS的可控范围较大，电阻精度较高； 电阻的几何尺寸W、L可精确控制； 电阻的温度系数TCR与退火条件及RS有关，通过工艺调整可适当降低温度系数。 其缺点是由于注入结深较小(0.10.8)mm，所以注入层的厚度受PN结耗尽层宽度的影响较大，导致电阻阻值随电阻两端电压的变化而发生变化。MOSIC中常用的电阻1.多晶硅电阻 在硅栅MOS电路中常用多晶硅作电阻，其结构如下图所示。电阻阻值为式中LD为源漏扩散时向电阻区的横向扩散量。如果用扩散掺杂法为多晶硅掺杂，阻值精度不高。

15、常用来作存储器存储单元的负载电阻(只要求阻值大，精度要求不高)。若用离子注入法掺杂，则电阻的精度可以提高。2.用MOS管作电阻 从MOS管的I-V特性我们知道，当MOS管的漏源电压VDSVDSat时，MOS管工作在线性区，I-V特性为阻性特性。MOS管用作电阻正是利用了这一特性，其特点是占用芯片面积较其他形式的电阻小的多。但它是一个非线性电阻，电阻值随电源电压发生变化。由晶体管原理可知，非饱和区的沟道电阻可以表示为2022/8/139集成电路中的无源元件2 电容导电层绝缘层SubstrateOxide dielectricMetal contactsSubstrateDielectric ma

16、terial (oxide)2nd dopedpoly layerMetal contactto 1st poly1st doped poly layerSubstrateMetal contact to diffused regionDoped poly layerp- Diffused regionSubstrate1st, n+ poly plate2nd, n+ poly plateDielectric material (oxide)集成电路中常用的电容器结构2022/8/141双极集成电路中的反偏PN结电容器 PN结电容器的制作工艺完全和NPN晶体管兼容，但其电容值做不大。 如果要

17、提高PN结零偏单位面积电容，可采用下图所示的发射区扩散层-隔离扩散层-隐埋层结构，这种结构的电容实际是两个电容的并联，所以单位面积电容值大，但由于存在P+N+结，所以击穿电压只有4-5V。另外，由于隔离（衬底）结的面积较大，所以结电容（Cjs）也较大，为了减小Cjs的影响，应降低所使用结上的反偏压，使结电容提高，并尽量提高衬底结的反偏。P+-INN+-BLP+N+-EP+NP-SUBAB+(a) 横截面图BA+CCjs(b) 等效电路发射区扩散层-隔离扩散层-隐埋层PN结电容结构氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-epitox=100nm时，CA=3.45E-4pF/u

18、m230pF需约0.1mm2特点：1. 单位面积电容值较小2. 击穿电压BV较高（大于50V）隔离槽NBVEBtox绝缘层的击穿电场强度（510）106V/cm2022/8/143n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中常用的电容大电容结构2022/8/144双层多晶硅（金属）电容器是模拟MOS集成电路中常用的电容器结构，它采用两层多晶硅或金属分别作为电容器的上下极板，中间绝缘介质为薄氧化层。只要能精确控制所生长的氧化层介质的质量和厚度，就可得到精确的电容值，其电容值的大小为：2022/8/1452022/8/146在多层布线集成电路工艺中，可以采用多层金属电容垂直并联构成

19、电容，可以将几层金属并联作为电容的一个极板。2022/8/147互连(内连线) 集成电路中的内连线有金属膜、扩散条、多晶硅等。随着集成电路CD的不断缩小，这些连线的寄生电阻和寄生电容对整个电路系统的影响越来越明显。从某种意义上说连线也成为一种“元件”。 在电路设计时应根据具体要求，在不同的地方采用不同的连线。 金属膜互连 金属膜连线相对其他连线来说，连线的电阻最小，所以主要用于大电流的传输。常用的金属是铝。 在金属互连的设计时，除了考虑电路的连接关系与设计规则(包括最小宽度、间距、与电极孔的最小覆盖等)限制外，还应注意以下几个问题。（1）长引线的电阻 当连线很长，宽度又很窄时，连线的电阻会随之

20、增加。在设计金属膜的厚度时，一般在工艺允许情况下应尽量厚一些(1.20.2mm)，这样在同样的宽度和长度情况下电阻会减小，但厚度增加对金属膜的反刻会带来困难，特别是侧向腐蚀反而会使有效宽度减小。（2）大电流密度的限制 通过金属膜的电流增加，对铝来说会导致“电迁徙”现象的出现,严重时甚至断路。美国军用标准规定，流经纯铝膜的电流密度为通常流经电源线和地线的电流最大，所以对电源线和地线的设计应尽量的宽，或者用Al-Si-Cu合金代替纯铝也是不错的选择。（3）Si-Al互熔问题 在高温下，Al和Si会形成Al-Si共熔体(熔点温度577)，一旦共熔，1mm厚的铝膜可熔去0.12mm的硅层，这样器件有源

21、区(双极晶体管的发射区、MOS管的源漏)的厚度就会变薄。另外还有可能使浅结出现熔穿。所以对于浅结、小接触孔、大而厚的铝膜，要特别选择适当的合金温度和时间(一般取450500，2030min)。另外一种解决办法就是在铝中掺硅形成铝硅合金以减少铝熔硅的现象，但硅的含量不能太大，否则会使接触电阻增加。扩散区连线 在双极IC中 扩散区连线主要是指发射区扩散层，因为发射区一般为重掺杂，薄层电阻较小。而在MOS IC中，就用源漏扩散区作内连线。多晶硅连线 由于大多数MOS晶体管采用多晶硅栅工艺，所以用掺杂多晶硅作为内连线，工艺简单，且对于小电流传输来说是非常合适的。但由于掺杂多晶硅的薄层电阻较大，且随着器件尺寸进一步缩小时，多晶硅连线的电阻会随之增大，所以在要求较高的地方可采用Ti、W、Mo的硅化物作内连线更合适，但工艺步骤增加。交叉连线 对于单层布线的的双极集成电路，交叉连线是