可编程逻辑器件课件

1、第2讲 FPGA/CPLD器件1998年世界十大PLD公司 第2讲 FPGA/CPLD器件2.1 PLD器件概述2.2 PLD的基本原理与结构2.3 低密度PLD的原理与结构2.4 CPLD的原理与结构2.5 FPGA的原理与结构2.6 FPGA/CPLD的编程元件2.7 边界扫描测试技术2.8 FPGA/CPLD的编程与配置2.9 FPGA/CPLD器件概述2.10 FPGA/CPLD的发展趋势 内容第2讲 FPGA/CPLD器件 2.1 PLD器件概述PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件 内嵌复杂功

2、能模块的SoPC PLD器件(Programmable Logic Device)PLA(Programmable Logic Array)PAL(Programmable Array Logic)GAL(Generic Array Logic)EPLD(Erasable Programmable Logic Device)FPGA(Field Programmable Gate Array）CPLD（Complex Programmable Logic Device）ISP(In System Programmable)PLD按集成度分类一般将GAL22V10（500门750门 ）作为简单P

3、LD和高密度PLD的分水岭四种SPLD器件的区别 1. PLD器件按可以编程的次数可以分为两类：(1) 一次性编程器件（OTP，One Time Programmable）(2) 可多次编程器件OTP类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。PLD按按编程特点分类(1)熔丝（Fuse）(2)反熔丝（Antifuse）编程元件(3)紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，(EEPROM、快闪存储器（Flash Memory），目前多数CPLD采用此类编程(5)静态存储器（SRAM）结构，目前多数FPGA

4、采用此类编程2.按编程元件和编程工艺分类非易失性器件易失性器件3.按结构特点分类（1）基于乘积项结构的PLD器件 所有的低密度PLD器件 PROM/PLA/PAL/GAL EPLD/绝大多数CPLD 特点：与或阵列结构；掉电数据不丢失；容量小(2)基于查找表结构的PLD器件 绝大多数FPGA器件 特点：SRAM结构；掉电数据丢失，需外挂存储器； 容量大2.2 PLD的基本原理与结构 PLD器件的原理结构图 逻辑部件（逻辑门/触发器等） 和可编程开关输入输出逻辑部件和可编程开关构成PLD器件 数字电路符号表示 数字逻辑电路的两种国标符号对照 PLD电路的表示方法 PLD电路符号表示 PLD的输入

5、缓冲电路 PLD与阵列表示PLD或阵列表示PLD连接表示法 2.3 低密度PLD的原理与结构 PROM PROM的逻辑阵列结构 PROM PROM表达的PLD阵列图 PROM 用PROM完成半加器逻辑阵列 PLA PLA逻辑阵列示意图 PAL PAL结构 PAL的常用表示 PAL PAL22V10部分结构图 GAL22V10的OLMC结构CPLD器件的结构2.4 CPLD的原理与结构CPLD器件宏单元内部结构示意图 典型CPLD器件的结构 MAX 7000S器件的内部结构 MAX 7000S器件的宏单元结构MispLSI 1032器件的GLB的结构 XC9500器件的宏单元结构 2.5 FPG

6、A的原理与结构 查找表结构 查找表原理查找表结构 4输入LUT及内部结构图 FPGA器件的内部结构示意图 典型FPGA的结构 XC4000器件的CLB结构 Cyclone器件的LE结构（普通模式）典型FPGA的结构 边界扫描电路结构 为了解决超大规模集成电路（VLSI）的测试问题，自1986年开始，IC领域的专家成立了“联合测试行动组”（JTAG，Joint Test Action Group），并制定出了IEEE 1149.1边界扫描测试（BST，Boundary Scan Test）技术规范2.7 边界扫描测试技术 引 脚描 述功 能TDI测试数据输入(Test Data Input)测试

7、指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出(Test Data Output)测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。TMS测试模式选择(Test Mode Select)控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。TCK测试时钟输入(Test Clock Input)时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。TRST测试复位输入(Test Reset Input)低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。边界扫描IO

8、引脚功能 2.8 FPGA/CPLD的编程与配置未编程前先焊接安装减少对器件的触摸和损伤不计较器件的封装形式系统内编程-ISP样机制造方便支持生产和测试流程中的修改在系统现场重编程修改允许现场硬件升级迅速方便地提升功能ISP功能提高设计和应用的灵活性下载接口引脚信号名称 引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS-TDIGND2.8 FPGA/CPLD的编程与配置USB-Blaster下载电缆JTAG方式的在系统编程 CPLD编程下载连接图 JTAG方式的在系统编程 多个MAX

9、器件的JTAG链配置方式FPGA器件的配置Cyclone器件的AS模式配置电路 FPGA专用配置器件 EPCS器件配置FPGA的电路原理图 使用单片机配置FPGA 微处理器PS模式配置FPGA的电路连接图 2.9 FPGA/CPLD器件概述Lattice公司CPLD器件系列 ispLSI器件的结构与特点 （1）采用UltraMOS工艺。（2）系统可编程功能，所有的ispLSI器件均支持ISP功能。（3）边界扫描测试功能。（4）加密功能。（5）短路保护功能。2.9 FPGA/CPLD器件概述 Lattice公司CPLD器件系列 ispMACH4000系列 Lattice EC & ECP系列 i

10、spMACH4000系列CPLD器件有3.3V、2.5V 和 1.8V 三种供电电压，分别属于 ispMACH 4000V、ispMACH 4000B 和 ispMACH 4000C 器件系列。 2.9 FPGA/CPLD器件概述 Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. Spartan& Spartan-3 & Spartan 3E器件系列 3. XC9500 & XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 2.9 FPGA/CPLD器件概述 Altera公司FPGA和CPLD器件系列

11、 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核 2.10 FPGA/CPLD的发展趋势 1）向大规模、高集成度方向进一步发展 2）向低电压、低功耗的方向发展 3）向高速可预测延时的方向发展 4）在PLD器件内嵌入更多功能模块 5）向模数混合可编程方向发展 FPGA: SRAM工艺；直接烧写程序掉电后程序丢失；理论上擦写100万次以上；

12、一般使用需要外挂EEPROM，可以达到几百万门电路。比如ALTERA公司的APEX、FLEX、ACEX、STRATIX、CYCLONE系列。 CPLD: EPPROM或FLASH工艺；直接烧写程序调电后程序不会消失；一般可以擦写几百次，并且一般宏单元在512以下。比如ALTERA的MAX3000/5000/7000/9000和CLASSIC系列） 选择CPLD还是FPGA？ CPLD组合逻辑的功能很强，一个宏单元就可以分解十几个甚至2030多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑，因此，CPLD适合用于设计译码等复杂组合逻辑。 FPGA的制造工艺确定了FPGA芯片中包含

13、的LUT和触发器的数量非常多，往往都是几千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。 所以如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用FPGA就是一个很好选择。 对于初学者，一般使用CPLD，因为CPLD芯片价格低；许多CPLD为5V，可以直接和CMOS以及TTL电路电压兼容，不必考虑电源转换问题；CPLD很多芯片的封装的是PLCC，插拔很方便，而FPGA一般是QFP封装，一旦损坏，很难从系统电路上取下。但对于产品开发适合选用FPGA。选择CPLD还是FPGA？习 题 2 2.1 PLA和PAL在结构上有什么区别？2.2 说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？2.3 简述基于乘积项的可编程逻辑器件的结构特点。