FPGA通信设计基础-第一章概述20130508AM1050

1、 第1章数字通信系统概述通信系统的分类通信系统根据信道中所传信号的不同通信系统可分为：模拟通信系统：利用模拟信号传递信息的通信系统。数字通信系统：利用数字信号来传递信息的通信系统。1.模拟通信系统 模拟通信系统模型 2.数字通信系统（频带传输通信系统）数字通信系统模型 信源编码（1）完成发送端模拟信息源到数字信息源的转换，以及信源对应接收端数字信息源到模拟信息源的转换。该操作主要通过AD和DA转换器来实现，常见模拟信源有进过MIC拾得的声音电信号和进过模拟CCD摄像头拾得的视频电信号。（2）提高信息传输有效性，通过信息压缩技术，减少码元数目，减低码元速率。语音信号PCM采样速率为8Ksps8b

2、its，采样后数据速率为64kbps，GSM语音数据速率为13kbps（RPE_LPT）。常用语音压缩编码算法有自适应差分脉冲编码 、线性预测编码等算法视频信号流如PAL/NTSC/SCAM 分辨率为720*576，采样后数据速率为200Mbps、3.5GB的MPEG2的视频信号采用H.264算法压缩只有879MB，压缩比为102:1；720*576的4CIF视频信号进过压缩后码率仅为1.2Mbps。信道编码 数字信号在信道传输的过程中受到噪声影响后使得在传送的数据流中产生误码，为了提供数字通信系统的抗干扰能力，在数字通信系统中通常会采用信道编译码措施。通过信道编码，对数据流进行相应的处理，使

3、数字通信系统具有一定的纠错能力和抗干扰能力，可极大地避免码流传送中误码的发生。误码的处理技术有纠错、交织、线性内插等。 目前常用的纠错编码技术有卷积编码、RS编码、turbo编码、LDPC编码。目前DVB-S采用的视频压缩标准为MPEG2，纠错编解码采用内码采用卷积码，外码采用RS码。信息安全编码 数字通信系统为了保证信息传输的安全，在发送端人为地的将信息序列扰乱或替换，在接收端恢复出正常的数字信息。 目前成熟应用的加密算法有MD5、3DES、AES算法，这些算法的共同特点是对数据流进行多轮的置换，移位，异或等操作，这些操作正切合了FPGA并行逻辑运算优势，因此FPGA芯片目前广泛应用于高速信

4、息加密、算法验证等场合，其处理能力是以软件逐条指令执行的CPU不可企及的。数字调制和解调 数字调制解调：把数字信号从基带搬移到适应信道传输特点的频带信号，在接收端恢复出原始数字信号。数字调制和解调 数字调制解调通过宽带模数及数模变换器（A/D及D/A）、借助具有高速并行数据处理能力的FPGA芯片，构成尽可能靠近射频天线的一个硬件平台。在硬件平台上尽量利用软件技术来实现无线电的各种功能模块并将功能模块按需要组合成无线电系统：利用宽带模数变换器（DAC和ADC），使得以前只能通过模拟集成电路处理的数字调制解调进行全数字化处理成为可能，借助FPGA，目前可以完成符号映射、匹配滤波、定时误差消除、载波

5、频偏估计、载波相位消除、信道分离等变换，且性能远超过模拟调制解调系统。抗干扰能力强、噪声不积累传输差错可控便于进行信息加密处理便于采用现代信号处理技术应用易于集成、使设备微型化可作信源编码，压缩冗余度，提高信道利用率3.数字通信系统的优点 FPGA基本功能模块由N输入查找表，触发器和复用器等组成。查找表能够通过对数据的读取实现输入数据的任意布尔函数；触发器则用来存储数据；复用器可以选择不同的输入信号进行组合，将查找表和触发器用可编程的布线资源连接起来，可以实现不同的组合逻辑和时序逻辑，FPGA很容易地实现分布式的算法结构。在无线通信系统中，许多功能模块通常都需要大量的滤波运算，需要大量的乘和累

6、加操作，通过FPGA来实现分布式的算术结构，就可以有效地实现这些乘和累加操作。4.FPGA在通信设计中的应用优势AlteraXilinx/Lattice/ActelAtmel5.目前主要FPGA芯片生产厂商1、GNU Radio开发平台6.FPGA通信开发平台简介50 MHz - 2.2 GHz可调中心频率，覆盖FM无线电、GPS、GSM、雷达和ISM频段 高达20 MHz基带I/Q带宽，能以25 MS/s速率读写数据用于在主机上配合matlab、NI LabVIEW等环境进行数据处理 1、GNU Radio开发平台6.FPGA通信开发平台简介GNU Radio开发平台1、GNU Radio开

7、发平台6.FPGA通信开发平台简介GNU Radio开发平台结构图GNU Radio开发平台子板1、GNU Radio开发平台6.FPGA通信开发平台简介GNU Radio开发平台1、GNU Radio开发平台6.FPGA通信开发平台简介2、国产高速FPGA开发平台6.FPGA通信开发平台简介 该平台是一款基于CPCI协议的超高速数据采集、处理、回放板卡。可灵活配置应用于单路/双路/四路数据采集，存储处理和单路/双路数据回放。整板由基本对称的左右两个处理支路组成，每个支路包括1片集成双通道1GSPS ADC芯片、1片Xilinx 高端专用于信号处理的Virtex4 SX55FPGA芯片及存储器、1片单通道14bits1200MSPS的DAC芯片。存储容量：768MB DDR2 SDRAM、18Mbit ZBTSRAM 传输能力： J3 板间SRIO：1路41.25GbpsJ4自定义IO ：30bit差分800MbpsJ5自定义IO ：36bit差分800MbpsJ1：32bit, 33/66MHz PCI2、国产高速FPGA开发平台6.FPGA通信开发平台简介2、国产高速FPG