飞思卡尔寄存器整理

1、S12的输入/输入端口（I/O 口）I/O端口功能可设置为通用I/O 口、驱动、内部上拉/下拉、中断输入等功能。设置I/O 口工作方式的寄存器有：DDR、IO、RDR、PE、IE 和 PS。DDR：设定I/O 口的数据方向。IO :设定输出电平的高低。RDR：选择I/O 口的驱动能力。PE：选择上拉/下拉。IE：允许或禁止端口中断。PS： 1、中断允许位置位时，选择上升沿/下降沿触发中断；2、中断禁止 时且PE有效时，用于选择上拉还是下拉。I/O端口设置1、A 口、B 口、E 口寄存器（1）数据方向寄存器DDRA、DDRB、DDREDDRA、DDRB、DDRE均为8位寄存器，复位后其值均为0。

2、当 DDRA=0、DDRB=0、DDRE=0 时 A 口、B 口和 E 口均为输入 口。 否则，A 口、B 口、E 口为输出口。当DDRA、DDRB、DDRE的任何一 位置1时，则该位对应的引脚被设置为输出。例如，将A 口设置为输出口，则其C语言程序的语句为：DDRA=0 xff；（2）A 口、B 口、E 口上拉控制寄存器PUCRPUPKE00RUPEE00PUPBEPUPAEPUCR为8位寄存器，复位后的值为0。当PUPAE、PUPBE、PUPEE被 设置为1时，A 口、B 口、E 口具有内部上拉功能；为0时，上拉无效。当A 口、 B 口、E 口为地址/数据总线时，PUPAE和PUPBE无效

3、。（3）A 口、B 口、E 口降功率驱动控制寄存器RDRIVRDRIV S*： rdPK RDPE -RDPB RDPAWrite:RDRIV为8位寄存器，复位后的值为0，此时，A 口、B 口、E 口 驱动保持全功率；当RDPA、RDPB、RDPE为1时， A 口、B 口、E 口输出引 脚的驱动功率下降（4）数据寄存器PORTA、PORTB、PORTEPORTA PORTB、PORTE均为8位寄存器，复位后的值为0，端口 引脚输出低电平；要使引脚输出高电平，相应端口对应位应该置1。由于PE0是/XIRQ、PE1是IRQ，因此，PE0和PE1只能设置为输 入。2、H 口寄存器(1) H 口 I/

4、O 寄存器 PTHAddress Offset:_20Bit 7654321BitORead:Write:PTH7PTH6PTH5PTH4PTH 3PTH2PTH1PTHOSPI1SCK1M0SI1MISO1Reset:00000000=Reserved or unimplemented任意时间读/写。当某一引脚对就的数据方向位设置为1时，读操作返回的是这个端口寄 存器的值；否则，读的是引脚的值。（2）端口 H输入寄存器PTIHAddress Offset: $_21Read:Write:Reset:PTIH7PTIH6PTIH5PTIH4PTIH3PTIH2PTIH1PTIHOBit 765

5、4321Bit 0=Reserved or unimplemented只可读，不可写。读该寄存器返回的是引脚状态。该寄存器可检测相应引脚的输出是否过 载或短路。（3）数据方向寄存器DDRHAddress Offset: $_Bit 1_22654321BitORead:Write:DDRH7DDRH6 DDRH5 DDRH4 DDRH3 DDRH2 DDRH1 DDRHOReset:00000000=Reserved or unimplemented（4）端口 H降功率驱动寄存器RDRHAddress Offset: $_Bit?_23654321BrtORead:Write:RDRH7RDR

6、H6 RDRH5 RDRH4 RDRH3 RDRH2 RDRH1 RDRH0Reset:00000000=Reserved or unimplemented(5)端口 H拉动装置使能寄存器PERHAddress Offset: $_24Bit 7654321 BftORead:Write:PERH7PERH6PERH5PERH4PERH3PERH2PERH1PERHOReset:000Resen/ed oi00unimplemented000任意时间读/写。如果端口 H是输入口，该寄存器将配置被激活的上拉或下拉装置。当PERH某一位为1时，对应装备上拉或下拉使能。当PERH某一位为0时，对应装

7、备上拉或下拉禁止。(6)端口 H极性选择寄存器PPSHAddress Offset: $_Bit 7_25654321BitORead:Write:PPSH7PPSH6PPSH5PPSH4PPSH3PPSH2PPSH1PPSHOReset:00000000任意时间读/写。该寄存器有两个作用：选择激活的中断边沿的极性；选择上拉或下拉。当PPSH某一位为1时，H 口对应引脚信号上升沿将使PIFH寄存器中相应位置 位；当PERH对应位置1且端口定义为输入口时，引脚和下拉装置连接。当PPSH某一位为0时，H 口对应引脚信号下降沿将使PIFH寄存器中相应位置 位；当PERH对应位置1且端口定义为输入口时

8、，引脚和上拉装置连接。(7)H 口中断使能寄存器PIEHAddress Offset: $_26654321BitOBit 7Read:Write;PIEH7PIEH6PIEH5PIEH4PIEH3PIEH2PIEH1PIEHOReset00000000任意时间读/写。PIEH寄存器可设置端口 H相应引脚的外部中断边沿使能或禁止。PIEH某一位置1时，对应引脚的中断使能。PIEH某一位置0时，对应引脚的中断禁止。(8) 口中断标志寄存器PIFHAddress Offset: $_Bit 7_27654321Bit 0ReadWrite:PIFH7PIFH6PIFH5PIFH4PIFH3PIFH

9、2PIFH IPIFHOReset:00000000=Reserved or unimplemented任意时间读/写。当对应引脚出现活动的边沿时，PIFH相应位被置1。是上升沿或下降沿， 由PPSH寄存器相应位的状态决定。为了清除标志位，向PIFH对应位写“1”。写“0”无效。3、J 口寄存器（1）J 口 I/O 寄存器 PTJAddress Offset: $_28Bit?654321Bit 0Read:Write:CAN4:IIC:CANO：Reset:PTJ7PTJ60000PTJ1PTJOTXCAN4RXCAN4SCLSDATXCANORXCANO00-00=Reserved or

10、uni implemented任意时间读/写。当数据方向寄存器对应位置1时，读PTJ将返回PTJ中的值；否则读返回对应引脚的值。（2）J 口输入寄存器PTIJAddress Offset: $_29Bit?654321BrtDRead:Wnte:PTIJ7PTIJ60000PTIJ1PT1J0Reset:-二 Reserved or unimplemented只读不写。读该寄存器将返回引脚的值。该寄存器可检测相应引脚的输出是否过载或短路。（3）J 口数据方向寄存器DDRJAddress Offset: $_2ABit 7654321BitORead:DDRJ7DDRJ60000DDRJ1DDR

11、JOWrite:Reset00-00=Reserved or jnimplemented（4）J 口降功率驱动寄存器RDRJAddress Offset: $_2BBit 7654321BitORead0000RDRJ7 Write:RDRJ6RDRJ1RDRJOReset:00-001=Reserved or unimplemented(5) J 口拉动装备使能寄存器PERJAddress Offset: $_2CBit 765432IBitORead:WritePERJ7PERJ60000PERJ1PER JOReset:11-11-Reserved or unimpleniented(6

12、) J 口极性选择寄存器PPSJAddress Offset: $_2DBit 7654321BitORead:PPSJ7PPSJ60000PPSJ1PPSJOWrite:Reset:00-=Reserved orunimplemented00任意时间读/写。该寄存器有两个作用：选择激活的中断边沿的极性；选择上拉或下拉。当PPSJ某一位为1时，J 口对应引脚信号上升沿将使PIFJ寄存器中相应 位置位；当PERJ对应位置1且端口定义为输入口时，引脚和下拉装置连接。当PPSJ某一位为0时，J 口对应引脚信号下降沿将使PIFJ寄存器中相应 位置位；当PERJ对应位置1且端口定义为输入口时，引脚和上拉

13、装置连接。(7)J 口中断使能寄存器PIEJAddress Offset: $_2EBit 7654321 BitORead:PIEJ7PIEJ60000PIEJ1PIEJOWrite;Reset00-=Reserved or unimplemented00任意时间读/写。PIEJ寄存器可设置端口 J相应引脚的外部中断边沿使能或禁止。PIEJ某一位置1时，对应引脚的中断使能。PIEJ某一位置0时，对应引脚的中断禁止.（8） J 口中断标志寄存器PIFJAddress Offset: $_2FBit 7654321BitORead:PIFJ7PIFJ60000PIFJ1PIFJOWiite:Re

14、set:00-=Reseived orunimplemented00任意时间读/写。当对应引脚出现活动的边沿时，PIFJ相应位被置1。是上升沿或下降沿， 由PPSJ寄存器相应位的状态决定。为了清除标志位，向PIFJ对应位写“1”。写“0”无效。4、M 口寄存器（1）M 口 I/O 寄存器 PTMAddress Offset: $_Bit 7_1065432IBitORead:Write:PTM7PTM6PTM 5PTM4PTM3PTM2PTM IPTMOBF:BF_PSLMBF_PERRBF_PROKBF_PSYNTX_BFRX_BFCAN:TXCAN4RXCAN4TXCANORXCANOTX

15、CAN1RXCANITXCANORXCANOBDLCTXBRXBCANOTXCANORXCANOCAMTXCAN4RXCAN4SPIOSCKOMOSIOsso-MISOOReset00000000=lReserved or unimplemented任意时间读/写。当数据方向寄存器对应位置1时，读PTM将返回PTM中的值；否则读 PTM将返回对应引脚的值。（2）M 口输入寄存器PTIMAddress Offset: S_11Bit 1654321 Bit 0Read:PTIM了 PTIM6 PTIM5PTIM3 PTIM2 | P71KTT PTIMOWriteRes&t：=Reserved

16、or unimplemented只读不写。读该寄存器将返回引脚的值。该寄存器可检测相应引脚的输出是否过载或短路。(3) M 口数据方向寄存器DDRMAddress Offset: $_12Bit 7654321Bit 0DDRM7DDRM6DDRM5DDRM4DDRM3DDRM2DDRM1DDRM0Reset:00000000=Reserved or unimplementedFigure 3*16 Port M Data Direction Register (DDRM)Byteflight/CAN/BDLC强制将与其输出对应的引脚置为输出状态；同时， 将与其输入对应的引脚置为输入状态。(4

17、)M 口降功率驱动寄存器RDRMAddress Offset: S_Bit 7_13654321BitORead:WriteRDRM7RDRM6RDRM5RDRM4RDRM3RDRM2RDRM1RDRM0Reset：00000000=ReservedunimplementedM 口拉动装备使能寄存器PERMAddress Offset: $_14Bit 7654321 BitORead:Write;PERM?PERM6PERM5PERM4PERM3PERM2PERM1PERM0Reset000=Reserved or00unimplemented000任意时间读/写。如果端口用于输入或“线或”

18、输出，该寄存器配置被激活的上拉或下拉 装置。当端口用于推挽输出时，相应位无效。(6)M 口极性选择寄存器PPSMAddress Offset: $_15Bit 765432I BitORead:Write:PPSM7PPSM6PPSM5PPSM4PPSM3PPSM2PPSM1PPSM0Reset00000000=Reserved or unimplemented任意时间读/写。当PPSM的某一位被置为1时，如果PERM对应位使能，并且端口用于 通用或BDLC输入，则一个下拉装备被连接到M 口对应引脚上。当PPSM的某一位被清0时，如果PERM对应位使能，并且端口用于通用、Byteflight或

19、RXCAN输入，则一个上拉装备被连接到M 口对应引脚上。（7） M 口线或模式寄存器WOMMAddress Offset: $_Bit 7_16654321BitORead:Write:WOMM7WOMM6W0MM5W0MM4W0MM3W0MM2W0MM1WOMMOReset:00000000=Reserved or unimpleniented该寄存器配置输出引脚为线或。如果应用于Byteflight、CAN和BDLC 输出且许多几种串行模式的多点连接，则该寄存器的某一位对于用于输入的相应 引脚无影响。当WOMM某一位置为1时，输出缓冲器工作在开漏输出状态。当WOMM某一位清为0时，输出缓冲

20、器工作在推挽输出状态。5、P 口寄存器（1）P 口 I/O 寄存器 PTPAddress Offset: $_18Bit 7654321Bit 0Read:Write:PTP7PTP6PTP5PTP4PTP3PTP2PTP1PTPOPWM:PWM7PWM6PWM 5PWM4PWM 3PWM2PWM1PWMOSPI：SCK1M0SI1MISO1Reset000=Reserved or00unimplemented000任意时间读/写。如果PWM通道使能，则PWM功能优先于通用I/O功能。如果相应通 道使能，通道60只能输出；如果停机特性使能，则通道7可作为PWM输出与 输入。SPI功能也优先于通

21、用I/O功能。（2）P 口输入寄存器PTIP=Reserved or unimplemented（3） P 口数据方向寄存器DDRPAddress Offset: $_1ARead:Write:Bit 7654321BitODDRP7DDRP6DDRP5DDRP4DDRP3DDRP2DDRPIDDRPOReset:00000000=Reserved or unimplemented如果PWM对应通道或SPI模式使能，则该寄存器对引脚无效。（4） P 口降功率驱动寄存器RDRPAddress Offset: $_Bit 7_1B654321BitORead:Write:RDRP7RDRP6RDR

22、P5RDRP4RDRP3RDRP2RDRP1RDRPOReset00000000=Reserved or unimplemented（5）P 口拉动装置使能寄存器PERPAddress Offset: $ 1CRead:WriteBit 7654321BitOPERP7PERP6PERP5PERP4PERPSPERP2PERP1PERPOReset000=Reserved or00umimplemented000（6）P 口极性选择寄存器PPSP任意时间读/写。该寄存器有两个作用：选择激活的中断边沿的极性；选择上拉或下拉。当PPSP某一位为1时，P 口对应引脚信号上升沿将使PIFP寄存器中相

23、应位置位；当PERP对应位置1且端口定义为输入口时，引脚和下拉装置连接。当PPSP某一位为0时，P 口对应引脚信号下降沿将使PIFP寄存器中相 应位置位；当PERP对应位置1且端口定义为输入口时，引脚和上拉装置连接。（7） P 口中断使能寄存器PIEPAddress Offset: $_Bit 7_1E65432IBitORead:Write:PIEP7PIEP6PIEP5PIEP4PIEP3PIEP2PIEP1PIEPOReset:00000000=Reserved or unimplemented任意时间读/写。PIEP寄存器可设置端口 P相应引脚的外部中断边沿使能或禁止。PIEP某一位置

24、1时，对应引脚的中断使能。PIEP某一位置0时，对应引脚的中断禁止。P 口中断标志寄存器PIFP任意时间读/写。当对应引脚出现活动的边沿时，PIFP相应位被置1。是上升沿或下降沿， 由PPSP寄存器相应位的状态决定。为了清除标志位，向PIFP对应位写“1”。写“0”无效。6、S 口寄存器（1）S 口 I/O 寄存器 PTSAddress Offset: $_08Read:Write:SPI SCIBit 7654321BitOPTS7PTS6PTS5PTS4PTS3PTS2PTS1PTSOSSOSCK0MOSIOMl SOOTXDIRXD1TXDORXD0Reset:00000000=Rese

25、rved or unini pie merited（2）S 口输入寄存器PTIPAddress Offset: $_09Bit 765432IBit 0Read:Write:PTIS7PTIS6PTIS5PT1S4PTIS3PTIS2PTIS1PTIS0Reset:-=Reserved or unimplemented(3) S 口数据方向寄存器DDRSAddress Offset:$_Bit 7_0A654321Bit 0Read:Write:DDRS7DDRS6DDRS5DDRS4 DDRS3 DDRS2DDRS1DDRSOReset:00000000=Reserved or unimpl

26、emented(4) S 口降功率驱动寄存器RDRSAddress Offset: $_Bit 7_0B654321Bit 0Read:Write:RDRS7RDRS6 RDRS5 RDRS4 RDRS3 RDRS2 RDRS1RDRS0Reset:00000000二 Reserved or unimplementedS 口拉动装置使能寄存器PERSAddress Offset: $_OC Bit 7654321Bit 0PERS7 PERS6 PERS5 PERS4 PERS3 PERS2 PERS1 PERSOWrite: Reset 11111111=Reserved or unimpl

27、emented(6) S 口极性选择寄存器PPSSAddress Offset:Bit 7_0D65432IBit 0Read:WritePPSS7PPSS6PPSS5PPSS4PPSS3PPSS2PPSSIPPSS0Reset:00000000-Reserved or uninriplemented任意时间读/写。该寄存器有两个作用：选择激活的中断边沿的极性；选择上拉或下拉。当PPSP某一位为,PERP对应位置1且端口定义为输入口时，引脚和下 拉装置连接。当PPSP某一位为0，PERP对应位置1且端口定义为线或输出口时，引 脚和上拉装置连接。（7）S 口线或模式寄存器WOMSBit 了654

28、321BitOWOMS7WOMS6WOMS5WOMS4WOMS3WOMS2WOMSIWOMSO00000000Address Offset: $_OERead:Write:Reset;|= Reserved or unimplemented该寄存器配置输出引脚为线或。如果应用于SPI和SCI输出且许多几种 串行模式的多点连接，则该寄存器的某一位对于用于输入的相应引脚无影响。当WOMM某一位置为1时，输出缓冲器工作在开漏输出状态。当WOMM某一位清为0时，输出缓冲器工作在推挽输出状态。S12微控制器中断模块中断源：中断请求信号的来源。S12微控制器的中断源：特殊中断源、外部中断源、端口中断源、定

29、时中断 源、通信中断源、A/D中断源等。Vector AddressInterrupt SourceCCRMaskLocal EnableHPRIO Value to Elevate$FFFE, $FFFFResetNoneNone$FFFC, $FFFDClock Monitor fail resetNoneCOPCTL (CME, FCME)$FFFA, $FFFBCOP failure resetNoneCOP rate select$FFF8, $FFF9Unimplemented instruction trapNoneNone$FFF6, $FFF7SWINoneNone$FFF4

30、, $FFF5XIRQ / BF High Priority Sync PulseX-BitNone / BFRIER (XSYNIE)SFFF2, $FFF3IRQl-BitINTCR (IRQEN)SF2$FFF0, $FFF1Real Time InterruptI-BitCRGINT (RTIE)$F0$FFEE, $FFEFEnhanced Capture Timer channel 0l-BitTIE(COI)$EE$FFEC, $FFEDEnhanced Capture Timer channel 1l-BitTIE (C11)$EC$FFEA,$FFEBEnhanced Cap

31、ture Timer channel 2l-BitTIE(C2I)$EA$FFE8, $FFE9Enhanced Capture Timer channel 3l-BitTIE(C3I)$E8$FFE6, $FFE7Enhanced Capture Timer channel 4l-BitTIE(C4I)$E6$FFE4, $FFE5Enhanced Capture Timer channel 5l-BitTIE (C5I)$E4$FFE2, $FFE3Enhanced Capture Timer channel 6l-BitTIE (C6II)$E2$FFE0, $FFE1Enhanced

32、Capture Timer channel 7l-BitTIE (C7I)$E0$FFDE, $FFDFEnhanced Capture Timer overflowl-BitTSCR2 (TOF)$DE$FFDC, $FFDDPulse accumulator A overflowl-BitRACTL (RAOVI)$DC$FFDA, $FFDBPulse accumulator input edgel-BitIRACTL (RAI)$DA$FFD8, $FFD9SPIOl-BitSPICR1 (SPIE, SPTIE)$FFD6, $FFD7SCIOkBitSCICR2(TIE, TCIE

33、, RIE, ILIE)$D6$FFD4, $FFD5senl-BitSCICR2(TIE, TCIE, RIE, ILIE)$D4$FFD2, $FFD3ATDOl-BitATDCTL2 (ASCIE)$D2$FFD0, $FFD1ZYTD1l-BitATDCTL2 (ASCIE)$D0$FFCE, $FFCFPort JPIEJ (PIEJ7, PIEJ6, PIEJ1, PIEJO)$CE$FFCC, $FFCDPort HbBitPIEH (PIEH7-0)see$FFCA, $FFCBModulus Down Counter underflowl-BitMCCTL (MCZI)$CA

34、$FFC8, $FFC9Pulse Accumulator B Overflowl-BitPBCTL (PBOVI)$C8$FFC6, $FFC7CRG PLL lockl-BitPLLCR (LOCKIE)$C6$FFC4, $FFC5CRG Self Clock Model-BitPLLCR (SCMIE)$C4$FFC2J $FFC3BDLCl-BitDLCBCR1 (IE)SC2$FFC0, $FFC1IIC Busl-Bit旧CR (旧IE)$C0$FFBE, $FFBFSPI1l-BitSPICR1 (SPIE, SPTIE)$BE$FFBC,$FFBDReserved$FFBA,

35、 $FFBBEEPROMl-BitECNFG (CCIE, CBEIE)$BA$FFB8, $FFB9FLASHl-BitFCNFG (CCIE, CBEIE)$FFB6, $FFB7CANO wake-upl-BitCANRIER (WUPIE)$B6$FFB4. $FFB5CANO errorsl-BitCANRIER (CSCIE, OVRIE)$B4$FFB2, $FFB3CANO receivel-BitCANRIER (RXFIE)$B2$FFBOt $FFB1CANO transmitI旧itCANTIER (TXEIE2：0)$B。?FFAE, $FFAFCAN 1 wake-

36、upl-BitCANRIER (WUPIE)$AE$FFAC, $FFADCAN1 errorsl-BitCANRIER (CSCIE, OVRIE)$AC$FFAA, $FFABCAN1 receivel-BitCANRIER (RXFIE)$AA$FFA8, $FFA9CAN1 transmitl-BitCANTIER (TXEIE2:0)$A8$FFA6, $FFA7BF Receive FIFO not emptyl-BitBFRIER (RCVFIE)$A6$FFA4, $FFA5BF receivel-BitBFBUFCTL15:0 (IENA)$A4$FFA2, $FFA3BF

37、Synchronizationl-BitBFRIER (SYNAIE, SYNNIE)$A2$FFAO, $FFA1BF generall-BitBFBUFCTL15：0 (IENA), BFGIER (OVRNIE, ERRIE, SYNEIE, SYNLIE, ILLPIE, LOCKIE, WAKEIE) BFRIER (SLMMIE)$A。$FF98, $FF9FReserved$FF96, $FF97CAN4 wake-upl-BitCANRIER (WUPIE)$96$FF94. $FF95CAN4 errorsl-BitCANRIER (CSCIE, OVRIE)$94$FF92

38、r$FF93CAN4 receivel-BitCANRIER (RXFIE)$92$FF90, $FF91CAN4 transmitl-BitCANTIER (TXEIE2:0)$90$FF8E, $FF8FPort P Interruptl-BitPIEP (PIEP7-0)$8E$FF8C,$FF8DPWM Emergency Shutdownl-BitPWMSDN (PWMIE)$8C$FF80 to$FF8BReserved中断过程外部或内部中断源提出中断请求，如果存在中断标志位，则硬件置相 应中断标志位。如果开放了 CPU对相应中断源的中断请求的响应，CPU将暂停当前 程序段的执行，

39、I清0，即关中断，将断点地址与相关寄存器的值压入堆栈保护 起来。跳转到中断入口地址执行指令，进而执行中断服务程序。中断服务程 序中清标志位。将压入堆栈的数据放回相关寄存器，断点地址放回PC。返回暂停的程序段继续执行。1、不可屏蔽中断XIRQ中断入口地址：$fff4、$fff5。C语言中断号：5。（1）中断允许位X将CCR中的X位清0，就开放了 CPU对XIRQ中断请求的响应。C语言程序中，使用如下指令可开放XIRQ的中断：ASM LDAA #$10;ASM TAP;（2）中断请求信号低电平有效。（3）实验实验要求在main（）中顺序点亮8支发光管，每次点亮1支。在XIRQ的中断服务程序中反向点

40、亮8支发光管，每次点亮2支。电路连接发光管由A 口驱动；将E 口与B 口连接，由PB0为XIRQ提供中断请 求信号。2、可屏蔽中断IRQ中断入口地址：$fff2、$fff3。C语言中断号：6。（1）中断允许总控制位I将CCR中的I位清0，就开放了 CPU对可屏蔽中断源的中断请求的响应。（2）IRQ控制寄存器IRQCR程序中，IRQCR使用符号INTCR代替。AddressBase + $_IEBit?654321BitORead:IRQEIRQEN000000Write:Reset01000000=UnimplementedIRQ中断触发方式选择位IRQE当IRQE=1时，IRQ引脚下降沿触发中断。当IRQE=0时，IRQ引脚低电平沿触发中断。IRQ中断允许控制位IRQEN当IRQEN=1时，IRQ引脚与中断逻辑连接，IRQ中断允许。当IRQEN=0时，IRQ引脚与中断逻辑断开，IRQ中断禁止。（3）实验实验要求在main（）中顺序点亮8支发光管，每次点亮1支。在IRQ的中断服务程序中反向点亮8支发光管，每次点亮2支。电路连接发光管由A 口驱动；将E 口与B 口连接，由PB1为IRQ提供中断请求 信号。3、