32双核系统中断的是原理和多个实例提纲_第1页
32双核系统中断的是原理和多个实例提纲_第2页
32双核系统中断的是原理和多个实例提纲_第3页
32双核系统中断的是原理和多个实例提纲_第4页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、1ZYNQ7PLPS部分，PL 2PSARMCPU0CPU1，这两个处理器都可以相应中3PPISPI 29 号中断是比较典型私有中断，1ZYNQ7PLPS部分，PL 2PSARMCPU0CPU1，这两个处理器都可以相应中3PPISPI 29 号中断是比较典型私有中断，PLPS610-3132-954A,；B看到自己的私有外设。(外设是相对于处理器来说，不是片外)PPI有两套寄存器呢,PPISPI了,请注意5，一个 A,不能修改触发方式， B，PPI 6SPI 作为共享中断，有三层含义：APL PS。B,PS 发出的中断。C7GIC 8PLPS 16 个中断，偶数中断分配给 ID 0-31）,对

2、于其他中断号一律不予操作。 EXCEPT CGI10 R ID ICDDCR （全局ICDICFR （2BITCPU0 接受中ICDIPR 中断优先级设置（8BIT【数值越低优先级级别越高】对应有一个I （8BIT ( 位是预核ICDICER 中寄存器 ICDISER ICDICPR IC R D（10BIT 的(3BIT)MR 可执行中断优先级 F00 EF 的优先级都被允许中断. ICCICR FIQ 或者IRQ.具IC R D（10BIT 的(3BIT)MR 可执行中断优先级 F00 EF 的优先级都被允许中断. ICCICR FIQ 或者IRQ.具体实验例子131 31(在这个过程请大家注意如何修改单核程序成双核CPU0CPU1 oword CPU0 CPU1 SPIPLPPI在这个实验看到：之前在CPU0 里面运行的中断，放在CPU 里面怎么也具体来看，PPICPU1CPU1 SPI 61 PL ICDIPTR GIC 来PLCPU0 GIC GIC PLCPU0 GIC GIC 理器作为被中断处理器。都对GIC 寄存器写，是不是最后一次写的结果是保留的（不被跟要让CPU0执行中断，就是让CPU0的GIC设置

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论