电工电子技术-15

1、第十五章 双稳态触发器和 时序逻辑电路 第一节 基本双稳态触发器 第二节 钟控双稳态触发器 第三节 寄存器 第四节 计数器 第五节 集成计数器 时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。时序逻辑电路的特点：包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。输入、输出之间至少有一条反馈路径。 触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一位二值信号。第一节 基本双稳态触发器双稳态触发器的特点： 具有两个能自行保持的稳定状态； 根据不同的输入信号可以置成“1”状态或“0”状态； 在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一

2、个新的信号输入为止。 基本RS 触发器RD SD Q 0 1 1 0 1 1 0 0Q0110两个输出端反相，规定Q的状态为触发器的状态。即Q0，Q=1时，称触发器为0态，又称复位； Q1，Q=0时，称触发器为1态，又称置位。不 变*不 定RD0，SD=1 触发器复位为0态，称RD为复位端；RD1，SD=0 触发器置位为1 态，称SD为置位端。ABQSDRDQRD、SD同为1， 触发器保持原状态； RD、SD同为0，触发器状态无法确定，此情况应避免。 与非门组成的RS触发器为负脉冲有效。 基本RS触发器的约束条件是 RDSD1逻辑符号QRDSDQ负脉冲有效 基本RS触发器的优点： 结构简单，具

3、有记忆功能。 基本RS触发器的缺点： 输出直接受输入控制，具 有不定状态。第二节 钟控双稳态触发器 钟控RS 触发器 J K 触发器 D触发器 TT 触发器 触发器逻辑功能的转换 触发器应用一、钟控RS 触发器 为使触发器能按要求在某一时间翻转，外加一时钟脉冲CP来控制。BAQQ SDRDCDCPRSR S Qn+1 0 0 0 1 1 0 1 1 10不定CP=0，CP=1，Qn C、D门 被封锁；复位端RD、置位端SD负脉冲有效，不受CP控制 。 CP1时，触发器才能翻转。 CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。 钟控RS 触发器为正脉冲有效。逻辑符号 钟控RS触发器的约束

4、条件是 RS0QRDSDQS RC例：已知钟控RS触发器（正脉冲有效）的输入信号RD、 R、S波形如图，试画出Q的波形。CPQ1234RSRD例：由钟控RS触发器组成的T触发器如图所示，可完成计数功能，试分析其逻辑功能。解：RQ 可见，CP脉冲来一个，触发器翻转一次，即T触发器可记录CP脉冲个数。 要求CP脉冲宽度要小于触发器翻转所需时间，否则在一个CP作用期间，触发器可能翻转多次，即“空翻”。QRDSDQSRC 钟控RS触发器的CP对触发器 的控制是在一个时间间隔内，而不是 控制在某一时刻。二、主从型J K 触发器QQRDSDCPC主触发器JKSSRRC从触发器 主从型J K 触发器由主触发

5、器和从触发器组成，主触发器和从触发器时钟信号反相. 当CP上升沿 到来时，主触发器发生翻转，当CP下降沿 到来时，从触发器翻转，从而保证在一个CP周期中，触发器的输出只改变一次。 显然，输出状态在CP下降沿到达时改变。因此，这种触发器为下降沿触发。J K Qn+1 0 0 0 1 1 0 1 1 01Qn Qn QQRDSDC主触发器JKSSRRC从触发器复位端RD、置位端SD负脉冲有效，不受CP控制 。 主从型J K 触发器将触发器的翻转控制在CP下降沿这一时刻。 主从型J K 触发器无不定状态，组成计数电路，可克服空翻。 主从型J K 触发器存在一次翻转的问题。即主触发器在CP1 期间只能

6、翻转一次，要求J、K 状态在CP1期间不能变化。逻辑符号负脉冲有效下降沿触发QRDSDQJKC例：已知JK触发器（下降沿触发）的输入信号J、K 波形如图，试画出Q的波形（Q初始状态为0）。CPQ1234JK三、D触发器&1&4&3&2CPDQQDDDSDRD置1阻塞线置0阻塞线置0维持线置1维持线&6&5D Qn+1 0 1 01 D触发器仅在CP前沿到达时翻转，是边沿触发器。 D CPSDRDQQ逻辑符号 D 触发器无不定状态；克服空翻、一次翻转现象。Q例：试画出D触发器的输出波形（Qn=0）。CPD123 D触发器的输出状态仅取决于CP上升 沿到达时刻输入的状态。 四、TT 触发器 T触发

7、器 CPSDRDQQ T 触发器 CP TSDRDQQT Qn+1 0 Qn 1 五、触发器逻辑功能的转换 JK D 触发器 JK T 触发器CPJQKDD J K Qn+1 0 0 1 0 1 1 0 1CPJQKTT J K Qn+1 0 0 0 Qn 1 1 1 Qn D T触发器DQC D JK 触发器J K D Qn+1 0 0 0 1 1 0 1 1 01Qn Qn 01Qn Qn DQC&K J例：已知各触发器的初态均为0，A、B、C 波形如图，试画出Q波形。JQCP1ABCK11CPABC B C K 0 0 1A B C J0 1 0 1 0 1 1 11 0 1 11 1

8、0 1 1 1 1 1JKQ第三节 寄存器 数码寄存器 移位寄存器一、数码寄存器 寄存器是用于存放各种数码和指令的时序电路。由N个触发器组成的寄存器，能存储N位二进制代码。 按功能分为数码寄存器和移位寄存器。 数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器。1011清零寄存取出0000101101001011二、移位寄存器 移位寄存器按移位方向不同又分为左移、右移和双向移位三种。110100111101 74LS194 四位双向移位寄存器 74LS164 八位串入并出移位 寄存器 74LS395四位移位寄存器常用寄存器集成电路第四节 计数器

9、异步二进制计数器 同步二进制计数器 十进制计数器 计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。按计数功能分类加法计数器减法计数器可逆计数器按数制分类二进制计数器二十进制计数器按触发器翻转次序分类同步式计数器异步式计数器一、异步二进制计数器 异步二进制加法计数器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670计数顺序等效十进制数Q2 Q1 Q0 0 00010 1 011111 0000011100 0 011J0K01J1K11J2K21CP1Q0CP2Q112345678 状态表CP 时序图12345678Q

10、2Q0Q1 若CP的频率为f0，则Q0、Q1、 Q2的频率分别为f02， f04， f08。所以计数器有分频作用。 一个触发器可表示一位二进制数，N个触发器可表示N位二进制数，构成N位二进制计数器，也可称为2N进制计数器。可计（2N1）个脉冲，实现2N分频。如：四触发器构成的计数器，称为2N16进制计数器。可计15个脉冲，实现16分频。 D触发器构成的异步二进制加法计数器F1QCPDQ0Q2F0QDF2QDQ1 异步二进制减法计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0K01J1K11J2K21CP1Q0CP2Q10076543210计数顺序等效十进制数Q2 Q1 Q0 101 1

11、 1101 00 1010 00 00010 0 0112345678 后端触发器的CP引自前端的Q,故前端触发器由 01时，后端才发生翻转。101 状态表 时序图CP12345678Q2Q0Q1思考题：若用D触发器组成异步二进制减法计数器，应如何连接二、同步二进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0K01J1K1Q0J2K2 Q0 Q1翻转条件：Q01，F1翻转Q0 Q1 1，F2翻转 触发器在满足翻转条件的情况下，CP脉冲到来时可同时翻转，其速度比异步式快。三、十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK 异步十进制计数器J0K01J2K21

12、J1 Q3 K11J3 Q2 Q1 K31CP1 CP3 Q0CP2Q100 0 0000 0 1 010 10 1 110 1 0000 01 100 0 0 01112345678 状态表910010111 0 0 0000CP Q3 Q2 Q1 Q0 J3=Q2Q1 J2=K2=1 J1=Q3 J0= K0=1 K3 = 1 K1=1 CP1 CP3 Q0CP2Q101111111111111111111111111111111111111111111111111111111111110000011001111111100CP 时序图Q2Q0Q112345678910Q3 同步十进制计数

13、器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0K01J2K2 Q0 Q1J1 Q0 Q3 K1Q0J3 Q2 Q1 Q0 K31例：在图示电路中，试列出状态表，并分析其逻辑功能。（原状态000）F1JQ1CPKF0JQ0KF2JQ2KJ1 Q0图示电路为同步计数器K0Q1J0 Q1 Q2J2 Q0 Q1K1Q2K2Q10011 010010 0 0111234500CPQ2 Q1 Q0 J2 K2 J1 K1 J0 K0 01100001100000010011100111100010 06 状态表010100000电路为同步六进制计数器例：在图示电路中，试列出状态表，并分

14、析其逻辑功能（原状态000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1K11J2Q0Q1 K21J0 Q2 K01CP0 CP2 CPCP1Q0图示电路为异步计数器CPQ2 Q1 Q0 J2 K2 J1 K1 J0 K0 状态表0001 0100 0 0111234010111111111111111111110010111100 00050电路为异步五进制加法计数器第五节 集成计数器 T4293 T4290 T4293（二八十六进制计数器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01 R02 Q3 Q2 Q1 Q0 1 1 0 0 0 0

15、0 计数 0 计数CP0、CP1为时钟输入端，R01、 R02为复位端，当R01 R0211时，计数器清零。GNDQ1123414131211+5V1098567T4293R01Q2R02Q0Q3CP0CP1八进制二进制十六进制例：用T4293分别接成五、九进制计数器。 当用N进制计数器来完成M进制计数功能时(NM)，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过(NM)个状态。五进制选用CP1为输入，Q3Q1为输出。000001010 011 000 100 101Q3接R01，Q1接R02Q3 Q2 Q1101，R01 R021，复位 Q3 Q2 Q1 Q0 T4293 CP1

16、R02 R01 CP0九进制 00001000计数至1001，复位 选用CP0为输入， Q3Q0为输出。Q3接R02，Q0接R01、CP1， Q3 Q011，R01 R021，复位 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0 T4290（二五十进制计数器）GNDQ1123414131211+5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92 CP0、CP1为时钟输入端，R01、 R02为复位端，S91、S92为置9端。 当R01R0211时，计数器清零；当S91S92 11时，计数器置9。脉冲由CP0输入，Q0输出，为二进制；脉冲由CP1输入，Q3 Q1输出，为五进制；脉冲由CP0输入，Q3 Q0输出， CP1与Q0相接，为十进制。常用计数器集成电路（TTL） 74LS160同步十进制计数器 74LS161同步二进制计数器 74LS190同步可逆十进制计数器 74LS293异步四位