数字逻辑系统复习提纲的课件_第1页
数字逻辑系统复习提纲的课件_第2页
数字逻辑系统复习提纲的课件_第3页
数字逻辑系统复习提纲的课件_第4页
数字逻辑系统复习提纲的课件_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、2010级数字系统设计复习提纲武汉科技大学计算机学院1主要内容第一章 数字逻辑基础第二章 逻辑门电路第三章 硬件描述语言VHDL基础第四章 组合逻辑电路第五章 触发器第六章 时序逻辑电路考试题型2第一章 数字逻辑基础返回目录常用编码8421码、余3码、5421码、2421码、奇偶校验码等有符号数补码的求法8. 逻辑函数表达式及其化简根据给出的逻辑功能列出真值表，并用卡诺图法化简反演规则和对偶规则求反函数和对偶函数最小项表达式和最大项表达式唯一各基本逻辑运算 （与、或、非、异或（多变量）、同或等）逻辑代数的基本公式和常用公式最小项和最大项的性质、写指定编号的最小项、最大项3第二章 逻辑门电路门电

2、路的扇出系数、功耗、噪声容限、传输延时的含义逻辑门多余输入端的处理方法“与”、“或”三态门返回目录4第三章 硬件描述语言VHDL基础VHDL源程序中必不可少的两个组成部分返回目录VHDL的4种对象中，信号的作用用VHDL语言实现指定的电路功能检测时钟上升沿的条件表达式信号与变量的区别是否延时生效BIT与STD_LOGIC类型的区别三态输出的表示方法信号的模式中，BUFFER与OUT的区别5第四章 组合逻辑电路组合逻辑电路的特点返回目录编码器的功能和主要的编码器；74HC138的功能，输出端与输入端最小项的关系译码器的功能和主要的译码器6. 数据选择器的功能及应用，输出和输入之间的逻辑函数表达式

3、的描述与时序逻辑电路结合7. 双四选一数据选择器74HC253的功能和设计方法8. 奇偶校验电路的原理，奇偶发生器和校验器5. 七段字形译码器7448实现灭零显示的方法9. 消除竞争-冒险的方法6第五章 触发器RS触发器的约束条件返回目录电平触发、主从结构(脉冲触发)、边沿触发的抗干扰能力RS、JK、D、T触发器的功能、特性方程、VHDL的实现CMOS同步D触发器和主从D触发器的电路构成触发器的空翻现象，各种结构的触发器是否存在该现象7第六章 时序逻辑电路时序逻辑电路的特点、描述时序电路的方程、表示方法返回目录等价状态的概念4. 时序逻辑电路的输出与存储电路的现态有关7. 集成计数器（同步、异步）构成N进制计数器的电路分析9. 扭环形计数器的优点、移位寄存器构成扭环形计数器的有效状态个数11. 利用MSI构成任意进制计数器的设计161、160、计数器的扩展8. 用74HC290实现十进制计数器时的编码规律8421、542110. 计数器（74HC161）与数据选择器构成的电路分析6. 移位寄存器按照输入输出方式的分类3. 对触发器构成的电路进行逻辑功能分析，并判断能否自启动5. 寄存器和锁存器的区别8考试题型填空题（15*1分=15分）单选题（10*1分=10分）判断改错（10*2分=20分

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论