电子设计中EDA技术的应用

1、电子设计中EDA技术的应用 1EDA技术的特征全新的设计方法：自顶向下传统的电子设计方法一般多是自底向上;的，通俗来说就是在确定标准的通用的集成电路芯片之后，再行模块设计，最终完成系统设计。这种设计长期以来存在着难以克制的缺陷，效率不高，容易出故障，所需元器件太多，消耗大EDA技术是对传统电子设计方法的一种打破与变革，它的设计是自顶向下;的，也即以系统设计为切入点，在设计之时就做好功能方框图的划分并完成各局部构造的规划，在方框图划分阶段完成仿真、纠错工作，同时借助HDL完成对高层次系统的逻辑描绘，经历证后，借助综合的优化工具完成电子设计，借助EDA技术，操作者可以通过利用软件来实现对硬件功能的

2、一个描绘，之后利用FPGA/CPLD才可得到最终设计结果。这样，我们可以发现，不管是仿真还是调试都是在初期在一个高层次上就完成了的，如此，既有助于及时发现构造设计上可能出现的错误，减少设计工作中的失误，同时有效地进步了电子设计工作效率和成功率。独特的描绘语言：硬件描绘语言EDA技术以硬件描绘语言HDL为系统逻辑描绘的主要表达方式，那么什么是硬件描绘语言？它是相对于一般的计算机语言如C、Pascsl来说的，多应用于设计硬件电子系统，也属计算机语言，它描绘电子系统的逻辑功能、电路功能和连接方式。ABEL-HDL和VHDL是现今应用比拟广泛的两种硬件描绘语言，后者较前者应用更多。ABEL可以支持各种

3、方式的输入，所谓的输入方式就是指电路系统设计的表达方式，包括真值表、状态图。它的描绘具有很强的独立性，与此同时，从宽口径到系统它都能完成描绘，因此可以适应不同规模的编程设计，利用标准格式设计还可以转换设计环境，比照VHDL来说，它的适用面要宽许多，使用操作灵敏简单，要求也要宽松，易于速成。典型的设计：ASIC如今电子产品更新极快，复杂度也在不断进步，有时候一个看起来比拟简单电子系统它的组成也许是数万的中小规模集成电路，这样就使电子系统经常遭遇耗能高、可靠性低等问题的挑战。ASIC芯片是对此问题进展改善的一个有效途径。它包涵了FPGA和CPLD器件，FPGA/CPLD是实现EDA的根底，也是ED

4、A思想的最终表述手段，属于高密度的可编程逻辑器件，一般像样品的研制或者是批量不大的产品开发它们都能适用，并且极大的缩短设计周期，削减开销，防止风险，使产品可以尽快上市。FPGA和CPLD的构造有所不同，前者是标准的门阵列，而后者是与或阵列，但是二者的集成度及易用性都颇为相似，因此可以并驾齐驱。当然二者也有各自的特点，其差异表如今以下几个方面：1颗粒粗细不同。与CPLD相比，FPGA的颗粒相对细一些，它的一个颗粒只是逻辑宏单元，而CPLD的那么是逻辑宏块。2适用构造不同。FPGA更合适应用于触发器相对丰富的构造之中，CPLD比拟合适应用于触发器有限但是积项特别丰富的构造之中。3编程方式不同。FP

5、GA在逻辑门下就可以实现编程，多采用改变内部布线的方式，具备很强的灵敏性。GPLD只有在逻辑快下才可实现变成，多采用修改已经固定了的内连电路的逻辑功能的方式，速度更快。4功能消耗不同。FPGA消耗小，CPLD消耗比拟而言大一些。2EDA技术在电子设计中的应用EDA技术属于一种层次比拟高的电子设计方式，也可以称作系统级设计方法，它以概念来驱动，电子设计工作者并不需要利用门级原理图，只是针对确定了的设计目的就可以实现对电路的描绘，这样一来，就少了电路细节的约束和限制，使设计可以更多的放开从而更具创造性，待设计人员有了概念构思之后，再讲高层次描绘输入到计算机中去，EDA系统在规那么驱动下就会自动完成

6、整个电子的设计。如此，新的概念就可以在段时间中就成为产品，基于EDA技术的电子设计流程如图1所示：可以看到电子EDA技术设计的工作流程包括：系统划分、VHDL代码或图形的输入、代码级功能仿真、送配前时序仿真、编程下载、ASIC实现。电子设计的第一步是借助文本或者是图形编辑工具将设计呈现出来，即实现设计描绘。第二步是借助编译器施行错排编译，也即HDL程序输入，至于选择那种输入形式并不一定，一般设计的原理图比拟直观，所以不难掌握，也不难被承受，并且编辑器中可供利用的单元器件非常多，这时候就给设计者提供了根据自己需要选择表达的方式的时机，倘使是编译文件是VHDL文件，那么在进展综合之前还要进展的一项

7、重要工作就是仿真，就是把设计原程序送入VHDL仿真器之中，这个仿真过程可以有助于及时发现构造设计上可能出现的错误。第三步就是综合，沟通软件和硬件设计，待综合后，就可以生成网表，针对网表，可以施行功能仿真，从而保证设计描绘严格遵循并符合设计意图，仿真功能实际上只是从逻辑功能上对电子设计进展检测，并不涉及器件的一些硬件方面的特性，例如典型的有延迟特性，一些不甚严格的设计，这一层仿真通常可以省去。最后一步是编程下载，通过仿真确定设计正确无误后，利用FPGA/CPLD来完成逻辑映射操作，适配，最后利用JTAG编程器或者其它下载设计工程到目的器件PFGA之中，完成系统级设计。3基于EDA技术的电子设计应注意的事项第一，考虑到电子电路延时的时间具备不确定性，和局部自动编译可能会为冗余的电路所简化两个因素，将EDA技术应用于电子设计中时，不宜采用偶数个数的反向器，并以并联的方式将它们连接以构成延时电路;；第二，输入引脚不能置于悬空状态，一者要有有源信号来驱动，再者一些不用的引脚必须时刻保持接地；第三，要实在保证各大器件的电源和地线引脚是始终连接着的，且它们之间有必要进展滤涉及去耦；第四，为了使设计扩展及修改更容易更方便进展，在使用器件的过程中，不管是逻辑单元还是引脚都要有一个多余的量；第五，环境问题也应警觉，尽可能防止器件过热。总之，EDA技术是对传统电子设计技术的一种