山大数字电子技术基础课件第5章触发器

1、第五章 触发器第一节 SR锁存器第二节 电平触发的触发器第三节 脉冲触发的触发器第四节 边沿触发的触发器第五节 触发器的逻辑功能及其描述方法上 页下 页返 回2第一节 SR锁存器 电路结构与工作原理 动作特点 概述下页总目录推出3下页返回触发器：能够存储1位二值信号的基本单元电路。触发器必须具备的两个基本特点：具有两个能自行保持的稳定状态， 用来表示逻辑状态的 0 和 1 ， 或二进制数的 0 和 1 。2. 根据不同的输入信号可以置成 1 或 0 状态。一、概述上页4下页返回上页1. 根据电路结构形式的不同分为： 基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、CMOS边沿触发

2、器。根据逻辑功能的不同分为： RS触发器、 JK触发器、 T触发器、 D触发器。根据存储数据的原理不同分为: 静态触发器和动态触发器。触发器的分类：5下页返回上页二、电路结构与工作原理触发器的1状态：触发器的0状态：置位端或置1端复位端或置0端图形符号电路结构6下页返回上页当 时，当 时，当 时，当 时，电路维持原状态不变。不允许出现。工作原理动画7下页返回上页1100110011110000010101010111001*1* 的0状态同时消失以后状态不定用与非门组成的基本RS触发器的特性表特性方程: 约束条件保持置1置0不定在正常工作时应遵守:SDRD=0的约束条件，因为触发器的新状态Q*

3、（也叫做次态）不仅与输入状态有关，而且与触发器原来的状态Q（也叫做初态）有关，所以把Q也作为一个变量列入了真值表，并将Q称为状态变量,这种含有状态变量的真值表叫做触发器的特性表（功能表）。8t1 t2 t3 t4 t5 t6 t7 t8QOOOOtttt电压波形图下页返回上页例5.1.1已知基本RS触发器输入信号的波形， 画出输出信号波形。1100110011110000010101010111001*1*9下页返回上页SR锁存器也可以用或非门组成，如下图所示。RDSDRSQQ图形符号用或非门组成的SR锁存器的特性表SDRDQQ*0011001100001111010101010111000*

4、0*在正常工作时输入信号应遵守:SDRD=0的约束条件，亦即不允许输入SD=RD=1的信号。电路结构10返回三、 动作特点输入信号在全部作用时间里，即SD或RD为1的全部时间里，都能直接改变输出端的状态，这就是基本RS触发器的动作特点。SD叫做直接置位端。RD叫做直接复位端。上页仿真11第二节 电平触发的触发器 电路结构与工作原理 电平触发方式的动作特点下页总目录推出12下页返回上页一、电路结构与工作原理图形符号CLK = 0时，门G3、G4截止，触发器保持原状态不变。CLK = 1时，与SR锁存器工作原理相同。电路结构13下页返回上页 0011001100001111010101010101

5、0111001*1*CLK回到低电平后状态不定同步RS触发器的特性表0011111111CLK = 1时与SR锁存器的特性表相同电路结构动画14下页返回上页在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态，为此，在实用的电路上往往还设置有异步置1输入端和异步置0输入端。电路结构图形符号异步置位端异步复位端应当在CLK=0的状态下进行置位或复位15下页返回上页二、电平触发方式的动作特点只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。如果CLK=1期间内输入信号多

6、次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。16下页返回上页例5.2.1 已知电平触发SR触发器的输入波形如图所示，画出 Q和Q端的电压波形。假定触发器的初始状态为Q=0。17下页返回上页D型锁存器数据输入端控制端当CLK = 1时输出端状态随输入端的状态而改变。当CLK = 0时输出状态保持不变。0100110101010011001111D型锁存器的特性表18下页返回上页TG1TG2利用CMOS传输门组成的电平触发D触发器在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以

7、又将这个电路称为“透明的D型锁存器”。19返回例5.2.2 若用CMOS传输门组成的电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0上页20第三节 脉冲触发的触发器 电路结构和工作原理 脉冲触发方式的动作特点下页总目录推出21下页返回一、电路结构与工作原理上页图形符号主触发器从触发器 主从SR触发器为了提高触发器工作的可靠性，希望在每个CLK周期里输出端的状态只能改变一次，为此设计出了脉冲触发的触发器。1. 主从SR触发器22下页返回上页CLK=1时，主触发器根据S、R的状态翻转， 从触发器保持原来的状态不变。CLK从1返回0时，

8、主触发器状态在CLK=0期间不再改变， 从触发器按照与主触发器相同的状态翻转。工作原理主触发器从触发器 主从SR触发器23下页返回上页主从SR触发器的特性表 0 00 01 01 00 10 11 11 101010101Q011100 1 124下页返回上页由于输出状态的变化发生在CLK信号的下降沿，所以主从RS触发器属于CLK下降沿动作型。小圆圈表示CLK下降沿动作输入信号仍需遵守约束条件 SR = 0。在CP的一个变化周期中主触发器的状态只可能改变一次，克服了同步触发器CP=1期间输出状态可能多次翻转的问题。25下页返回上页J= 1 , K= 0 , CLK下降沿时触发器置 1。J= 0

9、 , K= 1 , CLK下降沿时触发器置 0。J= K= 0 , 触发器保持原状态不变。J= 1, K= 1, CLK下降沿时触发器翻转。2. 主从JK触发器26下页返回上页CLKJ KQQ* 0 00 01 01 00 10 11 11 101010101Q01110010主从JK触发器特性表27下页返回上页在有些集成电路触发器产品中，输入端J和 K不只一个。在这种情况下， J1和 K1、 J2和 K2是与的逻辑关系 。&28下页返回上页CLKJKQQOOOOOttttt例5.3.1在主从JK触发器电路中，若CLK、J、K的波形如图所示，试画出Q、 Q端对应的电压波形。假定触发器的初始状态

10、为Q=0。29下页返回上页触发器的翻转分两步动作。二、脉冲触发方式的动作特点第一步，在CLK=1期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动；第二步，CLK下降沿到来时从触发器按照主触发器状态翻转，所以Q、Q状态的变化发生在CLK的下降沿（若CLK以低电平为有效信号，则Q、Q状态的变化发生在CLK的上升沿）。2. 因为主触发器本身是一个电平触发SR触发器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。30返回在CLK=1期间主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。只在CLK=1的全部时间里输入状态始终未变的条件下，注意事项：用CLK下降沿到达

11、时输入的状态决定触发器的次态才肯定是对的。否则必须考虑CLK=1期间输入状态的全部变化过程，才能确定CLK下降沿到达时触发器的次态。上页31第四节 边沿触发的触发器 电路结构和工作原理 边沿触发方式的动作特点下页总目录推出32下页返回上页一、电路结构和工作原理为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门

12、电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。33下页返回上页1. 用两个电平触发D触发器组成的边沿触发器TG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC34下页返回上页CLKDQQ*00110101Q0011CMOS边沿触发D触发器的特性表输入信号是以单端 D 给出的，所以这种触发器叫做 D 触发器。仿真35下页返回上页带异步置位、复位端的CMOS边沿触发D触发器异步复位端异步置位端RDSDTG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC36G5SRG3G4G6G1G2QSR维持阻塞结构边沿触发SR触发器下页返回上页2. 维持阻塞触发器置0阻塞线置1维

13、持线置1阻塞线置0维持线37G5DSRG3G4G6G1G2Q下页返回上页置0阻塞线维持阻塞结构D触发器置1维持线置0维持线置1阻塞线1DCLKD38下页返回上页带异步置位、复位端和多输入端的维持阻塞D触发器G5SRG3G4G6G1G2电路结构SR1DC1SR1DC1&逻辑图形符号39下页返回上页3. 利用门电路传输延迟时间的边沿触发器MNG2G3G5G6G1G4G7G8SR锁存器输入控制门输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。40下页返回上页利用门电路传输延迟时间的边沿触发器的特性表 0 00 01 01 00 10 11 11 101010101Q01110010仿真4

14、1下页返回上页例5.4.1 在维持阻塞结构边沿触发D触发器电路中，若D端和CLK的电压波形如图所示，试画出Q端的电压波形。假定触发器的初始状态为Q =0。CLKDQQOOOOtttt42返回二、 边沿触发方式的动作特点触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。下页上页43返回上页课堂练习44第五节 触发器的逻辑功能及其描述方法 触发器按逻辑功能的分类 触发器的电路结构与 逻辑功能的关系下页总目录推出45返回一、触发器

15、按逻辑功能的分类1. SR触发器000011110011001101010101010011不定不定SR触发器的特性表RS触发器的状态转换图凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，叫做RS触发器。（约束条件）特性方程下页上页46下页返回上页RS触发器输入、输出波形图47下页返回上页2. JK触发器00001111001100110101010101001110JK触发器的特性表JK触发器的状态转换图凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，叫做JK触发器。特性方程48下页返回上页CPJKJK触发器输入、输出波形图49下页返回上页3. T触发器00110

16、1010110T触发器的特性表T触发器的状态转换图当T = 1时特性方程逻辑符号50下页返回上页CPT触发器输入、输出波形图逻辑符号仿真51下页返回上页4. D触发器001101010011D触发器的特性表D触发器的状态转换图凡在时钟信号作用下,逻辑功能符合以下特性表所规定的逻辑功能者，叫做 D 触发器。特性方程52下页返回上页CPDD触发器的输入、输出波形图53下页返回上页将JK、SR、T三种类型触发器的特性表比较一下可看出，其中JK触发器的逻辑功能最强，它包含了SR触发器和T触发器的所有逻辑功能。因此在需要使用SR触发器和T触发器的场合完全可以用JK触发器来取代。例如，在需要SR触发器时，

17、只要将JK触发器的J、K端当作S、R端使用，就可以实现SR触发器的功能。目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。54下页返回上页二、触发器的电路结构和逻辑功能、触发方式的关系1. 电路结构和逻辑功能触发器的逻辑功能和电路结构形式是两个不同的概念，触发器的电路结构和逻辑功能之间不存在固定的对应关系。同一种逻辑功能的触发器可以用不同的电路结构实现，同一种电路结构形式可以做成不同逻辑功能的触发器。55下页返回上页同样是维持阻塞结构电路，既可以做成SR触发器和D触发器，也可以做成下图所示的JK触发器。 QJK维持阻塞结构JK触发器（74LS109）的电路56下页返回上页同样，用两个电平触发D触发器结构也可以做成不同逻辑功能的触发器。RDS