浅谈ＱｕａｒｔｕｓＩ在教学中的应用

1、浅谈在讲授中的应用【摘要】本文以正弦信号产生器为例，先容quartusii的应用，重点说明lp_r和signaltapii的利用。【关键词】quartusiilp_rsignaltapii正弦信号产生器quartusii是altera提供的fpga/pld开拓集成环境，用quartusii方案正弦信号产生器，关键涉及到quartusii的紧张成效：lp_r和signaltapii的利用；步调繁杂，门生难以把握；本文以正弦信号产生器为例，详细先容quartusii的方案步调，重点说明lp_r和signaltapii的利用，以帮助读者深化对quartusii的学习。一、正弦信号产生器的事情原理正弦

2、信号产生器的布局由3部门构成：数据计数器或地点产生器、数据r和d/a；顶层文件singt.vhd在fpga中实现r的地点信号产生器和正弦数据r，r由lp_r模块构成能到达最优方案；signaltapii随方案文件一并下载到目的芯片中，用以不雅察目的芯片内部体系信号节点处的信息，而不影响体系的正常事情。二、操纵步调(一)正弦信号数据r定制完成波形数据r的定制和r中波形数据文件，即r的初始化文件的方案。1.方案r初始化数据文件初始化数据文件格式有2种：eryinitializatinfile(.if)格式文件，或hexadeial(intel-frat)file(.hex)格式文件。两个格式文件的

3、创立要领相似：在ne窗中选择“therfiles项，后，选择“eryinitializatinfile项或“hexadeial(intel-frat)file项，填入数据后，以.if/.hex格式文件存盘。2.定制r元件(data_r.vhd)利用egaizardplug-inanager定制正弦信号数据r宏成效块，并将以上的波形数据加载于此r中。方案步调如下：(1)设置egaizardplug-inanager初始对话框。在tls菜单中选择“egaizardplug-inanager，以及“strage项下的lp_r，再寻ylne器件和vhdl语言方法，末了设置r文件存放的途径和文件名：g：

4、rk/y/singt/data_r.vhd(2)选择r操纵线和地点、数据线。地点与数据的位宽指定为6和8，选择地点锁存操纵信号inlk，并选择数据文件data.hex，完成r定制，即完成r文件data_r.vhd的天生。(二)创立工程和编纂顶层方案文件起首创立事情库(rklibrary)，即摆设一个与此工程相干的全部文件的文件夹。创立文件夹后将方案文件通过quartusii的文本编纂器编纂并存盘，详细步调如下：(1)新建一个文件夹：如：g：/rk/y/singt。留意，文件夹名不克不及用中文。(2)输入源步伐：(略)(3)文件存盘：留意存盘文件名应该与实体名同等，即singt.vhd。然后进入

5、创立工程流程：1)选择文件夹g：/rk/y/singt；2)令singt.vhd为工程；3)参加工程的文件：singt.vhd、data_r.vhd；4)目的芯片：“ylne系列；5)详细芯片：epi3t1448；6)仿真器和综合器是quartusii中自带的；门生对此比力认识，不再详述。(4)全程编译：(略)(5)阅读编译陈诉：逻辑单位163个；内部ra资源为512个位单位，恰恰即是64个8位波形数据的大校(三)in-systeeryntenteditr应用对付ylne/ii等系列的fpga，只要对利用的lp_r或lp_ra模块得当设置，就能利用quartusii的eab/4k在体系(in-

6、syste)读写编纂器直接通过jtag口读取或改写fpga内处于事情状态的存储器中的数据，读取历程不影响fpga的正常事情。用法如下：(1)翻开在体系存储单位编纂窗口：(略)(2)读取r中的波形数据：选择数据文件名r4，然后“readdatafrin-systeery，这些数据是在体系正常事情的环境下通过fpga的jtag口从其内部eabr中读取的波形数据，它们应该与加载进去的文件data.hex中的数据完全雷同。(3)写数据；(略，与读取数据雷同)(4)输入输出数据文件；(略)(四)引足锁定、下载和硬件测试选择g48-sp体系的电路形式n.5，用短路帽接插lk0为65536hz或750khz

7、处。sp/dsp适配板的引足环境，通过查附录的附图7和芯片引足比较表来确定。留意：引足锁定后，必需再编译一次(pressingstartpilatin)，如许才气将引足锁定信息编译进下载文件中。(五)利用嵌入式逻辑阐发仪举行及时测试(1)翻开“signaltapiifile；(2)调入待测信号：将“instane栏内的“aut_signaltap_0更名为“behav1；调入待测信号名，选择2组总线信号：计数器内部锁存器总线q1、波形数据输出端口信号总线dut；(3)signaltapii参数设置。选中工程的主频时钟信号：lk；(behav1)组信号的数据采样深度为1k位。然后是对待不雅察信号

8、的要求，设置起始触发的位置；末了是触发信号和触发方法：选择singt工程的q15作为触发信号；选择上升沿触发方法：“risingedge。即当q15为上升沿时，signaltapii在lk的驱动下对sing信号组的信号举行一连或单次采样(按照设置决定)。然后是将signaltapii文件存盘，后缀是默认的“stp。(4)编译下载。选择pressing菜单的“startpilatin项，启动全程编译。全程编译的作用是将此signaltapii文件(核)与工程(singt)绑缚在一起综合/适配，以便一同被下载进fpga芯片中去。(5)编程下载。编程形式为jtag形式，编程接口为byteblasterii；翻开编程文件，选中singt.pf，点击下载键，编程乐成后fpga将主动被eps器件设置而进入正常事情状态。(6)启动signaltapii举行测试与阐发。单击“behav1，启动signaltapii，然后点击左下足的“data页和全屏操纵钮，这时就能在signaltapii数据窗通过jtag口不雅察到来自实行板上fpga内部的及时信号：数据窗的上沿坐标是采样深度的二进制位数，全程是1k位。假设要不雅察相应的模拟波形，右键点击dut(或q1)