嵌入式30dvd30盘1计算机硬件基础

1、第一章:微机硬件系统概述个人计算机（PC，al Computer）硬件系统是由主机板（包括 CPU、主器RAM。CPU标）以及电源等组、总线插槽）、外设接口卡、外部设备（如硬盘、显示器、键盘、鼠所组成。除了硬件系统外，一台完整的计算机系统还应包含系统，如操作程也序、应用程序等。一台没有是无法运行的。计算机硬件和的计算机是没的关系如用处的。反过来看，没有硬件，视机和电视的关系一样，是相辅相成的。一、计算机的硬件系统结构目前的各种微型计算机系统，无论是简单的单片机、单板机系统，还是较复杂的个人计算机系统，从硬件体系结构来看，采用的基本上是计算机的经典结构冯诺依曼结构。这种结构的特点是：由运算器、控

2、制器、器、输入设备和输出设备五大部分组成；数据和程序以二进制代码形式不加区别地存放在地址码也为二进制形式；器中，存放位置由地址指定，控制器是根据存放在器中的指令序列即程序来工作的，并由一个程序计数器（即指令地址计数器）控制指令的执行。控制器具有判断能力，能根据计算结果选择不同的动作流程。由此可见，任何一个微型机系统都是由硬件和（程序）两大部分组成的。而其中硬件又由运算器、控制器、器、输入设备和输出设备五部分组成。图 1 给出了具有这种结构特点的微型计算机典型硬件组成框图。微处理器 CPU 中包含了上述的运算器和控制器；RAM 和 ROM 为器； I/O（InputOutput，输入/输出）外设

3、及接口是输入输出设备的总称。各组成部分之间通过地址总线 AB（Address Bus）、数据总线 DB（Data Bus）、控制总线 CB（Control Bus）联系在一起。图 1 微机结构框图有时也将微型计算机的这种系统结构称为总线结构。采用总线结构，可使微型计算机的系统构造比较方便，并且具有更大的灵活性和更好的可扩展性、可维修性。根据总线组织方法的不同，可把总线结构分为单总线、双总线、双重总线三类，如图2 所示。（c）双重总线结构图 2 微机的三种总线结构图 2（a）所示的是单总线结构。图 l 所示的实际上就是这种结构，在单总线结构中，系统器 M 和 IO 使用同一条信息通路，因而微处理

4、器对器和 I/O 的读写只能分时进行。大部分中低档微机都是采用这种结构，因为它的逻辑结构简单，成本低廉，实现容易。图 2（b）是双总线结构的示意图。 IO 和 M（Memory）各自具有到 CPU 的总线通路，这种结构的 CPU 可以分别在两套总线上同时与 M 和 I/O 接换信息，相当于拓宽了总线带宽，提高了总线的数据传输速率。目前有的单片机和高档微机就是采用这种结构。不过在这种结构中，CPU 要同时管理与 M、IO 的通信，这势必加重 CPU 在管理方面的负担。为此，现在通常采用专门的处理 即所谓的智能 IO 接口，来履行 I/O 管理任务，以减轻 CPU 的负担。图 2（C）所示的是双重

5、总线结构。在这种结构中，CPU 通常通过局部总线局部 M 和局部 I/O，这时的工作方式与单总线情况是一样的。当某微处理器需要对全局 M 和全局 I/O时，必须由总线控制逻辑安排才能进行，这时该微处理器就是系统的主控设备。要是图中的 DMA 控制器成为系统的主控设备，全局 I/O 和全局 M 之间便可利用系统总线进行 DMA 操作；与此同时，微处理器可以通过局部总线对局部 M 或局部 I/O 进行。显然，这种结构可以实现在双重总线上并行工作，并且对等效总线带宽的增加、系统数据处理和数据传输效率的提高，效果更明显。目前各种高档微型计算机和工作站基本上都是采用这种双重总线结构。二、计算机硬件主要组

6、成部分及功能计算机的硬件主要组成部分有微处理器（CPU）、器、I/O 设备接口和总线。l微处理器（CPU）微处理器（或处理器）是微型计算机的运算和指挥控制中心。不同型号的微型计算机，其性能的差别首先在于其微处理器性能的不同，而微处理器性能又与它的结构、硬件配置有关。每种微处理器有其特有的指令系统。但无论哪种微处理器，其基本结构总是相同的，都有控制器；运算器和总线及缓冲器三大部分，每部分又各由一些基本部件组成，如图 3 所示。该图所画的结构是以单总线为基础的，其各基本的功能如下：图 3 微处理器典型结构图（1）算术逻辑单元 ALU（Arithmetic Logic Unit）ALU 是运算器的。

7、它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。累加器 ACC累加器 ACC（Accumulator）通常简称为累加器 A、累加锁存器和暂存器。它实际上是通用寄存器中的一个。它总是提供送入 ALU 的两个运算操作数之一，且运算后的结果又总是送回它之中，这就决定了它与 ALU 的联系特别紧密，因而把它和 ALU 一起归入运算器中而不归在通用寄存器组中。累加锁存器的作用是防止 ALU 的输出通过累加器 A 直接反馈到 ALU 的输入端。暂存器的作用与累加器 A 有点相似，都是用于保存操作数，只是操作结果要保存在累加器

8、A 中，而不保存到暂存器中。标志寄存器 FR（Flag Register）FR 用于寄存 ALU 操作结果的某些重要状态或特征，如是否溢出，是否为零，是否为负，是否有进位等。每种状态或特征用一位二进制位表示。由于 ALU 的操作结果存放在累加器 A 中，因而 FR 也反映了累加器 A 中所存放数据的特征。FR 中的状态标志常为 CPU执行后续指令时所用，例如根据某种状态标志来决定程序是顺序执行还是跳转执行。在 80386 以上的处理器中，FR 除存放状态标志外，还存放控制处理器工作方式的控制标志和系统标志。（4）寄存器组 RS（Register Stuff或 Registers）RS 实质上是

9、微处理器的RAM，因受面积和集成度所限，其容量（即寄存器数目）不可能很大。寄存器组可分为寄存器和通用寄存器。寄存器的作用是固定的，寄存器。通常寄存器可由图 3 中的堆栈指针 SP、程序计数器 PC、标志寄存器 FR 即为程序员规定其用途。通用寄存器的数目因微处理器而异，如 8086 有 AX、 BX、 CX、 DX、 BP、SP、SI、DI 共 8 个 16 位通用寄存器，8038680486 有 EAX、EBX、ECX、EDX、 ESI、EDI、EBP、ESP 共 8 个 32 位通用寄存器，等等。由于有了这些寄存器，在需要重复使用某些操作数或中间结果时，可将它们暂时存放在寄存器中，避免对器

10、的频繁，从而缩短指令长度和指令执行时间，加快 CPU 的运算处理速度，同时也给编程带来方便。除了上述两类程序员可用的寄存器外，微处理器中还有一些不能直接为程序员所用的寄存器，如前述的累加锁存器、暂存器和后面将讲到的指令寄存器等，它们仅受定时与控制逻辑的控制。（5）堆栈和堆栈指针 SP在计算机中广泛使用堆践作为数据的一种暂存结构。堆栈由栈区和堆栈指针。栈区是一组按先进后出（FILO）或后进先出（LIFO）方式工作的寄存器或单元，用于存在内存中开堆栈。放数据。当它是由微处理器的寄存器组时，叫硬件堆栈；当它是由辟的一个特定 RAM 区时，叫堆栈。目前绝大多数微处理器都支持堆栈指针（SP， Stack

11、 Poer）是用来指示栈顶地址的寄存器，用于自动管理栈区，指示当前数据存入或取出的位置。在堆栈操作中，将数据存入栈区的操作称为“压入”（Push）；从栈区中取出数据的操作称为“弹出”（Pop）。无论是压入还是弹出，只能在栈顶进行。每当压入或是弹出一个堆栈元素，栈指针均会自动修改，以便自动SP 的初值由程序员设定。一旦设定初值后，便意味着栈底在内栈顶位置。器中的位置已经确定，此后 SP 的内容即栈顶位置便由 CPU 自动管理。随着堆栈操作的进行，SP 值会自动变化，其变化方向因栈区的编址方式而异。栈区的编址方式有向下增长型和向上增长型两种。对于向下增长型堆栈，将新数据压入时，SP 自动减量，向上

12、浮动而指向新的栈顶：当数据弹出时，SP 自动增量，向下浮动而指向新的栈顶。对于向上增长型堆栈则相反。堆践主要用于中断处理与过程（子程序）调用。堆栈的“先进后出”操作方式给中断处理和子程序调用返回（特别是多重中断与多重调用）带来很大方便。（6）程序计数器 PC（Program Counter）PC 用于存放下一条要执行的指令的地址码。程序中的各条指令一般是按执行的顺序存放在器中的。开始时，PC 中的地址码为该程序第一条指令所在的地址。在顺序执行指令的情况下，每取出指令的一个字节（通常微处理器的指令长度是不等的，有的只个字节）， PC 的内容自动加 1，于是当从有一个字节，有的是两个或器取完一条指

13、令的所有字节时，PC 中存放的是下一条指令的首地址。若要改变程序的正常执行顺序，就必须把新的目标地址装入 PC，这称为程序发生了转移。指令系统中有一些指令用来控制程序的转移，称为转移指令。可见，PC 是维持微处理器有序地执行程序的关键性寄存器，是任何微处理器不可缺少的。也有一些微处理器（如 80X86 系列 CPU），不是用一个 PC 来直接指示下一条待执行指令的地址，而是用代码段寄存器（CS）和指令指针寄存器（IP）通过出待执行指令的地址。转换来间接给（7）指令寄存器 IR（Instruction Register）、指令译（Operation Controller）ID 和操作控制器 OC

14、这三个是整个微处理器的指挥控制中心，对协调整个微型计算机有序工作极为重要。它根据用户预先编好的程序，依次从器中取出各条指令，放在指令寄存器 IR 中，通过指令译码（分析）确定应该进行什么操作，然后通过操作控制器 OC，按确定的时序向相应的发出控制信号。操作控制器 OC 中主要包括有节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。这几个但微处理器用户却可以不必过多关心。2器对微处理器设计来说是关键，器又叫内存或主存，是微型计算机的和，用以存放数据（包括原始数据、中间结果和最终结果）和程序。微型机的内存都是采用半导体（l）内存单元的地址和内容器。内存中存放的数据和程序，从形

15、式上看都是二进制数。内存是由一个个内存单元组成的，每一个内存单元中一般存放一个字节（8 位）的二进制信息。内存单元的总数目叫内存容量。微型机通过给各个内存单元规定不同地址来管理内存。这样，CPU 便能识别不同的内存单元，正确地对它们进行操作。注意，内存单元的地址和内存单元的内容是两个完全不同的概念。图 4 给出了这两个概念的示意图。图 4 内存单元的地址和内容（2）内存操作地址内容CPU 对内存的操作有读、写两种。读操作是 CPU 将内存单元的内容取到 CPU，而写操作是 CPU 将其信息传送到内存单元保存起来。显然，写操作的结果改变了被写单元的内容，而读操作则不改变被读单元的内容。现假定器由

16、 256 个单元组成，每个单元8 位二进制信息，即字长为 8 位，其结构简图如图 5（a）所示。这种规格的器，通常称为256 8 位的读/写器。图中所示为将数据 97H 放到数据总线上，传送至数据寄存器 DR，然后由 CPU 取走该内容，作为所需要的信息使用。（a）（b）器读操作过程器写操作过程图 5器读/写操作示意图，读操作完成后，04H 单元中的内容 97H 仍保持不变，这种特点称为非Destructive Read Out， NDRO）。这一特点很重要，因为它允许多次读出应当破坏性读出（同一单元的内容。向器写入信息的操作过程如图 5（b）所示。假定 CPU 要把数据寄存器 DR 中的内容

17、 00100110 即 26H 写入器 08H 单元，则：（1） CPU 的地址寄存器 AR 先把地址 08H选中 08H 单元；（2） CPU 把数据寄存器中的内容 26H 放器发送“写”控制信号，在该信号的控制下，将内容 26H放到地址总线上，经地址译到数据总线上；（3） CPU 向写入被导址的 08H 单元。应当注意，写入操作将破坏该单元原存的内容，即由新内容 26H 代替了原存内容，原存内容将被清除。上述类型的器称为随机存取器 RAM。所谓“随机存取”即所有单元均可随时被，既可以读出也可以写入信息。（3）内存的分类技工作方式不同，内存可分为两大类；随机存取器 RAM（Random Ac

18、s Memory）和只读器 ROM（Read Only Memory）RAM 可以被 CPU 随机地读和写，所以又称为读写器。这种器用于存放用户装入的程序、数据及部分系统信息。当机器断电后，所存信息。ROM 中的信息只能被 CPU 随机，而不能由 CPU 任意写入。机器断电后，信息并不丢失。所以，这种器主要用来存放各种程序，如汇编程序、各种高级语言解释或编译程序、程序、基本 I/O 程序等标准子程序，还可用来存放各种常用数据和表格等。ROM中的内容一般是由生产厂家或用户使用3输入输出（I/O）设备设备写入的。I/O 设备是微型计算机系统的重要组成部分，微型机通过它与外部交换信息，完成实际工作任

19、务。常用输入设备有键盘、鼠标器、扫描仪等。常用输出设备有显示器、图仪等。磁带、磁盘、光盘既是输入设备，又是输出设备。、绘IO 设备的种类繁多，结构、原理各异，有机械式、电子式、电磁式等。与 CPU相比，IO 设备的工作速度较低，处理的信息从数据格式到逻辑时序一般不可能直接兼容。因此，微型机与 I/O 设备间的连接与信息交换不能直接进行，而必须设计一个“接口电路”作为两者之间的桥梁。这种 IO 接口电路又叫“I/O 适配器（IO Adapter）”。4总线总线实际上是由一组导线和相关电路组成的，是各种公共信号线的集合，用作微型计算机中所有各组成部分传递信息共同使用的“信息公路”。（l）数据总线

20、DB（Data Bus）数据总线用来传输数据信息，是双向总线，CPU 既可通过 DB 从内存或输入设备输入数据，又可通过 DB 将数据送至内存或输出设备。（2）地址总线 AB（Address Bus）地址总线用于传送 CPU 发出的地址信息，是单向总线。传送地址信息的目的是指明与CPU 交换信息的内存单元或 I/O 设备。（3）控制总线 CB（Control Bus）控制总线用来传送控制信号、时序信号和状态信息等。其中有的是 CPU 向内存或外设发出的信息，有的则是内存或外设向 CPU 发出的信息。可见，CB 中每一根线的方向是一定的、单向的，但作为一个整体是双向的。所以在各种结构图中凡涉及到

21、控制总线 CB，均以双向线表示。三、计算机的用户又称应用，它是各用户为了进行计算或实现检测与实时控制等不同任务所编制的应用程序。究竟应配置多少系统于具体的用途。程序的分级结构如图 6 所示。才能满足特定计算机系统的需要，这取决系统主要包括操作系统（OS）和系统维护等。操作系统是一套复杂的系统程序，用于提供人机接口和管理、调度计算机的所有硬件与资源。它所包含的系统程序的具体分类尚不完全。其中，最为重要的部分是常驻程序。计算机开机后，常驻程序始终存放在内存中，它通过接收用户命令，并启动操作系统执行相应的操作。操作系统还包括 IO 驱动程序和文件管理程序。前者用于执行 I/O 操作，后者用于管理存放

22、在外存中的大量数据集合。每当用户程序或其他系统程序需要使用 I/O 设备时，通常并不是由该程序执行操作，而是由操作系统利用 I/O 驱动程序来执行任务。文件管理程序与I/O 驱动程序配合使用，用于文件的存取、和其他处理。此外，系统还可包括各种高级语言翻译程序、汇编程序、文本编辑程序以及辅助编写其他程序的程序。计算机中的程序设计语言分为 3 级：1机器语言；汇编语言；高级语言机器语言程序是计算机能理解和直接执行的程序。汇编语言程序是用助记符语言表示的程序，计算机不能直接“识别”，需经过“汇编程序”的翻译把它转换为机器语言方能执行。机器语言指令与汇编语言指令基本上一对应，都是与硬件密切相关的。而高

23、级语言是不依赖于具体机型只面向过程的程序设计语言，由它所编写的程序，需经过编译程序或解释程序的翻译方能执行。文本编辑程序是供输入或修改文本文件（字母、数字和标点等组成的一组字符或代码序列）用的程序，存于大容量器中，可用来输入、编辑源程序。在编写程序时，还可能需要另外两种系统程序：系统程序库、连接程序与装入程序。一般操作系统都有一个通用的系统程序库，用户还可以建立自己的程序库（一组子程序）。程序库中的子程序可附在任何系统程序或用户程序上以供调用。把待执行的程序与程序库及其他好的程序连接起来所用的准备程序称为连接程序或连接编辑程序；另一种准备程序是用来把待执行的程序送入内存，称为装入程序。有时，连

24、接与装入功能可为一个程序。图 6的分级结构应当，硬件系统和系统是相辅相成的，共同微型计算机系统，。现代的计算机硬件系统和展上互相促进。系统之间的分界线并不明显，总的趋势是两者融合，在发人是通过系统来计算机硬件的。通常，由人使用程序设计语言编制应用程序，在系统的干预下使用硬件系统。一个具体的微型计算机系统，它所包括的硬件和少，要根据应用场合对系统功能方面的要求来确定。数量各不相同，究竟应包括多第二章：处理器(CPU)概述2.1 CPU 概述处理器简称 CPU(Central Prosing Unit)，它是计算机系统的，主要包括运算器和控制器两个见一斑。CPU 的。如果把计算机比作一个人，那么

25、CPU 就是心脏，其重要作用由此可结构可以分为控制单元、逻辑单元和单元三大部分，三个部分相互协调，便可以进行分析、判断、运算并控制计算机各部分协调工作。计算机发生的所有动作都是受 CPU 控制的。其中运算器主要完成各种算术运算(如加、减、乘、除)和逻辑运算( 如逻辑加、逻辑乘和非运算)；而控制器不具有运算功能，它只是各种指令，并对指令进行分析，作出相应的控制。通常，在 CPU 中还有若干个寄存器，它们可直接参与运算并存放运算的中间结果。常说的 CPU 都是 X86 系列及兼容 CPU。所谓 X86 指令集是el 公司为其第一块16 位 CPU（i8086）专门开发的，IBM 公司 1981 年

26、推出的世界第一台 PC 机中的 CPU i8088（i8086 简化版）使用的也是 X86 指令，同时电脑中为提高浮点数据处理能力而增加的 X87系列数学协处理器则另外使用 X87 指令，以后就将 X86 指令集和 X87 指令集统称为X86 指令集。虽然随着CPU 技术的不断发展el 陆续研制出更新型的i80386、i80486直到今天的 Pentium 系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护资源， el 公司所生产的所有 CPU 仍然继续使用 X86 指令集。 另外除和继承丰富的el 公司之外，AMD 和 Cyrix 等厂家也相继生产出能使用 X86 指令集的 CPU，

27、由于这些CPU 能运行所有的为el CPU 所开发的各种，所以电脑业内就将这些 CPU 列为el 的 CPU 兼容产品。由于el X86 系列及其兼容 CPU 都使用 X86 指令集，就形成了今天庞大的 X86 系列及兼容 CPU 阵容。2.2CPU 的结构本节以经典的 80888086 为例介绍 CPU 的功能结构。尽管现在的 CPU 结构与 80888086 相比已经发生了很大的变化，但在概念结构上它们还是基本相似的，即由运算器、控制器和寄存器三个主要部分组成。通过 808880862.2.1 CPU 的功能结构2.2.1.1 80868088 的功能结构对 CPU 是如何工作的有一个基本

28、的概念。结构的了解，可使在程序执行过程中，CPU 总是有规则地重复执行以下步骤：1从器取出下一条指令；2如果指令需要，从器操作数；3执行指令（包括算术逻辑运算、数据传送、IIO 操作、控制转移等等）；4如果指令需要，将结果写人器。80888086 以前的微处理器是用串行方式完成以上各操作步骤的。80868088 CPU 采用了一种不同的结构，它将上述步骤分配给 CPU 内两个独立的：执行单元（Execution Unit，EU）负责执行指令；总线接口单元（Buserface Unit，BIU）负责取指令、取操作数和写结果。这两个单元都能够独立地完成各自相应的工作。所以，当这两个单元并行工作时，

29、在大多数情况下，取指令操作与执行指令操作都可地进行。因为 EU 要执行的指令总是被BIU 从器中已经“领取”出来，所以大多数情况下取指令的时间被“省掉”了，从而加快了程序的运行速度。8086 与 8088 二者结构类似，都是由运算器算术逻辑单元 ALU，寄存器包括累加器和/通用寄存器，控制器包括指令寄存器、指令译、定时电路和控制电路组成。如上所说，这些在 CPU 中分为两个单元总线接口单元 BIU 和执行单元 EU。执行单元 EU 由 8 个通用器、l 个标志寄存器、算术逻辑单元 ALU 及 EU 控制电路组成。总线接口单元 BIU 包括 4 个段寄存器、l 个指令指针寄存器、先进先出的指令队

30、列、总线控制逻辑及计算 20 位实际物理地址的地址加法器。EU 的功能是执行指令。EU 从指令队列取出指令代码，将其译码，发出相应的控制信息。数据在 ALU 中进行运算，运算结果的特征保留在标志寄存器 FLAGS 中。BIU 的功能是负责与器、I O 接口传送信息。当 EU 从指令队列中取走指令，指令队列出现空字节时，BIU 就自动执行一次取指令周期，从内存中取出后续的指令代码放入队列中；当 EU 需要数据时，BIU 根据 EU 给出的地址，从指定的内存单元或外设中取出数据供 EU 使用；当运算结束时，BIU 将运算结果送入指定的内存单元或外设。当指令队列空时，EU 就等待，直到有指令为止。若

31、 BIU 正在取指令，EU 发出总线的请求，则必须等 BIU 取指令完毕后，该请求才能得到响应。一般情况下，程序顺序执行，当遇到跳转指令时，BIU 就使指令队列复位，从新地址取出指令，并立即传给 EU 去执行。指令队列的存在使 80868088 的 EU 和 BIU 并行工作，从而减少了 CPU 为取指令而等待的时间，提高了 CPU 的利用率，加快了整机的运行速度。另外也降低了对器在取速度的要求，这种技术是借鉴大型机的结果。在整个程序运行期间，BIU 总是忙碌的，效率很高。BIU 中的地址加法器用来产生 20 位的物理地址。因为 80868088 的寄存器全是 16 位的，无法装载 20 位的

32、物理地址。为了解决这个问题，80868088 采用了将地址空间分段的方法，即将 220（1MB）的地址空间分为若干个 64KB 的段，然后用段基址加上段内偏移来物理器。80868088 规定，分段总是从 16 字节的边界处开始，所以段的起始地址最低四位总是 0，即X0H，这样段的址只需用 16 位便可表示。也就是说，段基址实际上是段起始地址的高 16 位。由于段基址的这个特点，BIU 在计算器的物理地址时，即是将段基址4 位然后与段内偏移相加获得。段基址和段内偏移又称为逻辑地址，逻辑地址通常写成XH：yyyyH，其中XH 是段基址，yyyyH 是段内偏移。例如：逻辑地址 3A00H：12FBH

33、 对应的物理地址是 3B2FBH。因为 80868088 CPU 中有四个段寄存器，所以它同时可以四个段。段与段之间可以重合、分段（、紧密连接或间隔分开。偏移）寻址所带来的好处是允许程序在器内重定位（浮动），允许实模式下编写的程序在保护模式下运行。可重定位程序是一个不加修改就可以在任何区域中运行的程序。可重定位数据是可以放在任何区而且可不加修改地为程序所用的数据。因为段内偏移总是相对段起始地址（段基址）的，所以只要在程序中不使用绝对地器，就可以把整个程序作为一个整体移到一个新的区域，然后仅只改变段寄存器址的内容，就能实现程序的重定位。CPU 的指令系统每一种 CPU 都为程序员提供一组指令集，

34、这组指令集就称为该 CPU 的指令系统。不同系列的 CPU，其指令集也不同。对于 X86 系列的 CPU 来说，它们大都与 80868088 的指令系统相兼容，也就是说 80868088 的指令在这些 CPU 上都能够正确地运行。从这个意义上来说，80868088 的指令系统仍然是 X86 兼容 CPU 共同的基础。80868088 的指令系统可以分为 6 组：数据传送指令；算术运算指令；逻辑运算指令；串操作指令；控制转移指令；处理器控制指令。CPU 的插接形式Socket 7Socket7 是与 586CPU 相配合的插座，也是曾经使用最广泛的一种 CPU 接口。Socket7插座共有 32

35、1 个针孔，与 Socket7 CPU 的 321针相配合。能与 Socket7 配合使用的 CPU 类型非常多，主要有：P54C、P55C（带 MMX 的 Pentium）。K5、K6、K6-2、K6-3、6x86、6x86MX、IDT WinChip 等。另外还有一种 Super Socket 7（简称 Super 7）的结构，它实际上就是 Socket7，只是加上了对 AGP 和对 100MHZ 总线的支持。2Socket 370Socket370 是el 公司为配合Celeron 366、Celeron 400 而推出的一种廉价的 CPU 接口。这两种 CPU 采用了 PPGA370

36、封装结构，所以应与 Socket370 配合使用。Socket 370 CPU 插座外观上与 Socket 7 差不多，只不过 Socket 7 有 321 个管脚，而Socket370 有 370 个管脚。另外， Socket 7 只有一个斜边，而 Socket 370 有两个斜边。因此，el 发布的 Socket 370 Celeron 处理器不适用于 Socket 7 主板。3Slot l 和 Slot 2Slotl 是el 公司推出的一种新型的 CPU 接口标准，它随着 Pentium II 处理器的发布而首次采用。Slot l 一般是指主板上的 CPU 插槽，与之相配合的是装有 CP

37、U 的单边接触卡盒。安装时，将 CPU 单边接触卡盒垂直主板上的 Slot l 插槽中即可。CPU 单边接触卡盒又称 SECC（Single-Edge Contact Cartridge），是el 公司的一种新型的 CPU 包装设计技术。目前采用 Slot l 的 CPU 包括 Pentium II 和 Pentium III 处理器。Slot 2 的外形与 Slot 1 基本相同，只是引脚多一些，有 330 个。所以 Slot 2 CPU 的卡盒比 Slot l 的卡盒要大一些。 Slot 2 目前主要用于 Pentium II/llI Xeon CPU。Xeon CPU 是一种高性于服务器

38、的高档 CPU，它最大的特点是带有 512KB2MB 全速运行的L2 Cache 。能的4SlotASlot A 是 AMD K7 CPU 所用的接口，它在物理结构上与 Slot 1 完全一样，但两者在电气特性上完全不兼容。也就是说 Slot 1 的 CPU 不能插在 Slot A 插槽中，Slot A 的 CPU 也不能插在 Slot l 插槽中。2.3 主流 CPU 介绍本节介绍几种目前流行 CPU 的特点、技术特征、主要指标和它们所采用的新技术，对于早期的、目前已很少使用的 CPU 不再作为重点介绍。2.3.1EL CPU1.Pentium II在推出 Pentium Pro 处理器之后

39、 II。，el 公司又推出了它的改进型产品一 Pentium该 CPU 采用了与 Pentium Pro 处理器相同的结构，从而继承了原有 Pentium Pro处理器优秀的 32 位性能。与此同时，Pentium II 处理器还增加了对 MMX 指令的支持和对 16 位代码优化的特性，能够同时处理两条 MMX 指令。和 Pentium II CPU 相比，Pentium Pro 处理器有一个致命弱点即在 16 位操作系统下对 Pentium Pro 处理器的段寄存器进行写人操作时，其速度异常地慢。Pentium Pro 处理器运行传统 16 位时经常会发生段寄存器更新（只是不如在运行 32

40、位代码时那样频繁），而一次段寄存器更新会使流水线充满指令，所有使用了原有的指令都必须在该值被覆盖重写之前进行处理，加上它用来执行实际写操作的时间，因而有大约 30 个时钟周期的延迟时间。Pentium II 处理器虽采用了与 Pentium Pro 处理器相同的结构，但它加快了段寄存器写操作的速度，并增加了 MMX 指令集，以加速 16 位操作系统的执行速度。由于配备了可重命名的段寄存器，因此 Pentium II 处理器可以猜测地执行写操作，并允许使用旧段值的指令与使用新的指令同时存在。如同 MMX Pentium 处理器一样，Pentium II 处理器使用了el 公司的 0.35 微米C

41、MOS 制造工艺。el 公司一改过去使用 BiCMOS 制造工艺的这种笨拙且耗电量大的双极器件，将 750 万个晶体管压缩到一个 203 平方毫米的管芯上。因此虽然 Pentium II只比Pentium Pro 处理器大 6 平方毫米，但它却比 Pentium Pro 处理器多容纳了 200 万个晶体管。 Pentium II处理器采用了称之为动态执行（Dynamic Execution）的一种随机推测设计来增强其功能；其虚拟地址空间达到 64TB（T1012），而实际物理地址空间达到 64GB；其片内集成了协处理器，并且还采用了量流水线结构。Pentium II处理器采用了一种称为DIB（

42、Dual Independent Bus technology，双重独立总线）的新技术来加快它的数据传送速度，即具有纠错功能的 64 位系统总线和具有可选用纠错功能的 64 位Cache总线，这种高速的结构和高速二级缓存结合，可大大提高整个系统的速度。然而，Pentium II 处理器的 L2 高速缓存实际上比 Pentium Pro 处理器的 L2 高速缓存慢一些。Pentium Pro 处理器使用了双腔陶瓷封装，将 L2 高速缓存封装在（见图 1），所以其 L2 高速缓存可以与 CPU 运行在相同的时率下。这种制造工艺对提高 CPU的性能非常有效，但制造成本却非常昂贵。为了降低生产成本，P

43、entium II 处理器设有采用片内二级 Cache 的方案，而是使用了一种片外的外部高速缓存，它运行在相当于 CPU 自身时率一半的速度下。所以尽管 Pentium II 处理器的 L2 高速缓存比经典 Pentium 的 L2高速缓存快得多，但比 200MHz Pentium Pro 处理器的 L2 高速缓存就要逊色一些了。作为一种补偿，el 公司将 Pentium II 处理器上的 L1 高速缓存从 16KB 加倍到 32KB（16KB 指令十 16KB 数据），从而减少了对 L2 高速缓存的调用频率。由于采用了这一措施，再加上更高的时率，Pentium II 处理器（配有512KB

44、的L2 高速缓存）在Wndows NT 下的性能比PentiumPro 处理器（配有 256KB 的 L2 高速缓存）超出大约 25。图 1 Pentium CPU 的封装演变Pentium II 处理器与主板的连接首次采用了新型的 Slot l 接口标准，它不再用陶瓷封装，而是采用了一块带金属外壳的印刷电路板（PCB），该印刷电路板不但集成了 PentiumII 处理器，而且还包括 32KB 的一级缓存。印刷电路板与一个称为单边接触卡（SEC，SingleEdge Contact）的底座相连，再包上封装外壳，形成完整的 CPU。SEC 卡的封装外壳称为单边插接卡盒，也称 SECC（ Sing

45、le Edge ContactCartridge）卡盒，其上带有 Pentium II 处理器的标志和 Pentium II 处理器印模的彩色图像。在 SEC 卡盒中，处理器封装与 L2 高速缓存和 TAG RAM 均被置于同一个 SEC 底座上，而该底座的一边（容纳处理器来。的那一边）安装有一个铝制散热片，另一边则用黑封起单边接触式卡式盒（SECC）是el 公司的一种新型的 CPU 包装设计技术。SECC 卡式盒技术可以与高性能的突发静态 RAM（BSRAM）和的 L2 缓存很好地结合，很好地支持了高性能 CPU 所需的高速数据传输能力。同时，这种技术允许 Pentium II 处理器使用先

46、进的双独立总线架构。Pentium II 处理器通过卡盒的单边接触引脚和主板进行连接，以代替以往 CPU 采用的 PGA 网格阵列管脚。同样，主板上的 Slotl 插槽连接代替了以前使用的 PGA 插座。下面分别介绍单边插接卡（SEC 卡）上的主要（l）处理器：233、266、300、350、400 或 450MHZ；035 微米、2.8V、带金属散热片的插接网格阵列四层金属 CMOS。32KB 片内L1 高速缓存（16KB 指令16KB 数据）；57条 MMX 指令；8个 64 位的 MMX 寄存器。750 万个晶体管组成的部分，制造在 203 平方毫米的管芯上。处理器被固定到一个很小的印刷

47、电路板（PCB）上，对双路 SMP 有很好的支持。L2 高速缓存512KB 的四路级联片外同步突发式SRAM 高速缓存。这些高速缓存的运行速度相当于核。已处理器速度的一半（对于一个 266MHZ 的CPU 来说，即为 133MHZ）。TAG RAM支持最多 512KB L2 高速缓存。L2 高速缓存越大，就需要越大的 TAG RAM。接口将带 CPU 的印制板卡在底座上，再将 512KB 的 L2 高速缓存以及 TAG RAM 安装到 SEC卡上，最后通过 Slot 1 接口插接到主板上。Pentium Pro 处理器使用的是一种 387 管脚网格阵列（PGA）的陶瓷封装技术，而 Pentiu

48、m II 处理器的管芯使用的则是一种 528 管脚网格阵列（PLGA）的封装技术。这种封装使用了细小的垫式接口，所以明显比以前的 PGA 封装具有更小的体积和更低的生产成本。经典 Pentium 处理器插接到 Socket 7 中，Pentium Pro 处理器插接到 Socket 8 中，而 Pentium11 处理器的这种 SEC 卡则是插接到 Slot l 中。所有的 Slot l 主板都有一个由两个支架组成的固定机构。SEC 卡可以从这两个支架之间滑入 Slot l 中。SEC 卡到位后，就可以将一个散热槽附着到其铝制散热片上。266MHZ 的Pentium II 处理器运行起来比 2

49、00MHz 的 Pentium Pro 处理器稍热一些（其功率分别为 382 瓦和 379 瓦），但是由于 SEC 卡的尺寸较大，Slot l 的散热槽几乎相当于 Socket 7 或 Socket 8所用散热槽的两倍那么大，所以 Pentium II 处理器的散热效果也就相应好多了。 Pentium II 中采用了诸如 MMX 技术、动态技术、ECC 技术等。其中 ECC 错误检查纠正技术在二级缓存上的应用，大大提高了数据的完整性和可靠性。 2.CeleronPentium Celeron 可以说是el 为抢占市场而专门推出的。In把 Pentium II的二级缓存和相关电路 Celeron

50、。出来，再把盒子也去掉，再改一个名字，这就是 PentiumCeleron 采用 0.35 微米工艺制造，外频为 66MHz，最初推出的有 266 与 300 两款，接着又出现了 333。从333 开始，就已经采取了 0.25 微米的制造工艺。开始阶段，Celeron最为人所诟病的是其抽掉了上的 L2 Cache，这使人不禁想起当年的 486SX。知道，在 486 时代，CPU 就已经内置了 8K 缓存，而在主板上还另有插槽可供大家再加上二级缓存（高档一点的是板上自带的），到了奔腾时代，更是一发不可收拾，板上的二级缓存由 256K到现在最大的 2MB（MVP3组支持）。而 PII 则把二级缓存

51、也放到 CPU 板上，CPU 与内存和二级缓存有两条总线，这就是el 引以为豪的 DIB 双重总线技术，这样装置的二级缓存能比 Soecket 7 上的提供更高的性能，因为它是运行在 CPU 一半时率上的，当 CPU为PII 333 时，二级 Cache 就运行在 167MHz，这远比现在 100MHZ 外频的Soecket 7 上的Cache速度要高的多，也就是说，在 PII 上，二级缓存的重要性比在 Soecket7 上的要高。在实际应用中，Celeron 266 性能比 PII 266 下降超过 25%！而相差最大的就是经常须要用到二级缓存的项目。处理器现有主频为、 el、300A、30

52、0 和 266MHz。处理器在如 Windows 98 操作处理器将 系统上运行和 266MHzel 处理功能扩展到基本 PC 市场部分。最常用的应用程序。它们同奔腾 II 处理器一样受益于同一 P6 微构架。300el内核有 7.5M 晶体管，、 el、和 300A的内核由于集成 128K L2 缓存,有 19M 的晶体管。所有的处理器为提高处理器内核处理器以单边处理器包频率和降低电消耗而采用了 0.25 微米制造技术。366MHz 以下的装提供(S.E.P.P.)设计简单，成本低。400MHzel处理器比 333MHz处理器整数性能高 13%(由 SYSmark32 测出),多 ark 测

53、出),浮点性能高 19%(FPUmark 测出)。其中还性能高 14%(由 Norton MediaBen包括了而采用el 的MMX增强技术提供动态执行技术。为提高处理器内核频率和降低电消耗el0.25 微米制造技术。CPU 还有 Socket 370 架构的处理器,它可以说是由EL 推出的一个使用 PII 为、Socket 架构为主的“杂交品种”。Socket 370 CPU 插槽外观上和 Socket 7 差不多，只不过 Socket 7 有 321 个 Pin 脚，而 Socket 370 有 370 个 Pin 脚；另外 Socket 7 只有一个斜脚，而 Socket 370 有两个

54、斜脚，因此el 发布的 Socket 370 Celeron 处理器不适用于目前既有的 Socket 7 主板，按el 的计划，Socket 370 全部支持带二级缓存的 300MHz以上的 Celeron(PPGA)处理器。而将来所有的 Celeron 处理器都会转向 Socket 370 的架构，这也更加符合el 推出 Socket 370 和 Celeron 的本意。从外观上看，特别象 Socket7 的Pentium MMX，只是的 Die 封装部分要比 MMX 要大些，CPU 的底部比较明显，Socket370CPU 底部 的封装部分呈长方形，明显与 MMX 不同。虽同为 Socke

55、t，Socket370 是 370 针,比 Socket7 CPU 的 321 针多出 49 针,不仅针脚多出一圈,脚的位置也不同,注定两种 Socket是无法兼容了。下图是 Socket370PPGA封装的 CPU 引脚定义：下面为两种封装的 Celeron CPU 的功率： SEP 封装（Slot 1）PPGA 封装（Socket 370）3.Pentium III（1）Katmai Pentium IIIKatmai Pentium III 微处理器仍使用了同 P II 一样的 P6 内核（P6 是el 公司第六代处理器的缩写），制造工艺为 0.25 微米或 0.18 微米的 CMOS

56、技术，有晶体管 950 万个，主频从 450MHZ 和 500MHZ 开始。Pentium III 处理器具有片内 32KB 非锁定一级高速缓存和 512KB 非锁定二级高速缓存，可内存 4GB64GB（双处理器）。具有更合理的内存管理，能够有效地对大于 L2 缓存的数据块进行处理。Pentium III 处理器使处理器、高速缓存和主存存取更趋合理，提高了系统整体性能。在执行回放和大型数据库时，高效率的高速缓存管理使 PentiumIII 处理器避免了对 L2 高速缓存的不必要的存取。由于消除了缓冲失败，多和其他对时间敏感的操作性能更高了。对于可缓存的内容，Pentium III 处理器通过预

57、先期望的数据到高速缓存里来提高速度，这一特色提高了高速缓存中率，减少了存取时间。Pentium III 处理器具有处理器序列号。对每一块 Pentium III 处理器来说都是独一无二的，它是el 在的生产过程中植入 Pentium III 处理器的硅片上，被用未识别处理器和安装了它的相应系统。客户端系统的可以读出这个号码。除了增强安全性以外，从Pentium III 处理器上读出的处理器序列号还有很多用途。IT 部门可以布署一些应用，利用处理器序列号做资产、系统、公文控制、防护和目录管理。由于该号码可被某些机构用来收集客户的，所以许多人对其提出了质疑，为此el 公司提供了一个控制程序，可让用

58、户关闭该特性。Pentium III 处理器使用了 P6 中的动态执行技术，包括多分支机执行。、数据流分析、投Pentium III 处理器使用了 P6 中的双独立系统总线结构，增加了带宽和性能，提高了伸缩性，具有 100MHZ 系统总线，现在 MHZ。的 Pentium III 处理器系统总线速度已到 133Pentium III 处理器同 P II 一样采用 SEC 封装，可与将来的微处理器兼容，也可与当前流行的 BX组的 AGP 主扳兼容。Pentium III 处理器使用了el MMX 多增强技术，还新增了 70 多条 SSE 指令，面向高要求的任务如、音频、3D 图形和语音识别。这些

59、指令让 Pentium III 处理器用 1条指令完成过去需要 4、5、6 甚至指令才能完成的任务。这些高效率的运算得以实现是因为采用了单指令多数据（SIMD）的操作，使得 Pentium III 处理器能够用单一指令对一大块数据进行操作。SIMD 对于图形编辑、3D 图形和压缩 l 解压缩特别有效，因为它们常常涉及对大块的数据做某种转换。SIMD 指令大大增强了 3D 图形和数性能。算所要求的浮点运算的处理器新的寄存器提供了更好的并发性，Pentium III 处理器能够同时对 4 个浮点数进行操作。新的处理器状态允许 SIMD 浮点指令和 MMX 指令能够同时执行，而早先的 P II处理器

60、和多能奔腾处理器的浮点和 MMX 操作共享同一个寄存器组。Pentium III 处理器具有一个流水线式的浮点运算单元（FPU），可支持 32 位、64 位和 80位的浮点运算。奇偶校验、地址请求响应等系统的总线信号带有重试机制，以保证数据的高度完整性和可靠性。另外，ECC 纠错码允许在系统总线上进行 1 位数据纠错和检错 2 位数据错误。此外，Pentium III 处理器还包含几种用于测试和性能监测的功能，诸如内置自测试，IEEE 1149.l 标准测试端口和边界扫描机制，以及性能计数器等。（2）Coppermine Pentium III CPUel 公司工艺的 Pentium III