微机原理第4章半导体存储器

1、第4章 半导体存储器本章主要内容存储器分类及工作原理存储器的组成常用存储芯片及其连接引脚存储芯片与CPU的连接（存储器扩展技术）存储器层次结构CPU内部寄存器组及内部一级Cache 系统极上二级Cache主存储器（半导体存储器）辅助存储器（磁盘、磁带、光盘）大小存储器容量存取速度高低高速缓冲存储器（Cache）作用：解决CPU与主存速度的差异工作原理：CPU访问内存特点：连续性访问过程：（见黑板）内存与Cache之间的地址映射：地址映像表存储器类型：静态RAM（速度快，集成低，能耗大）存储器的主要技术指标存储容量：单位：bit容量=单元数数据线位数读写速度存取时间：从CPU给出存储器地址到存储

2、器完成读写操作所需的时间。可靠性：平均故障间隔时间MTBF功耗：动态功耗、静态功耗半导体存储器分类半导体存储器只读存储器（ROM）随机存储器（RAM）静态SRAM动态DRAM掩膜MROM紫外线光可擦除EPROM电可擦除ROM （ E2PROM）快速电擦写存储器Flash Memory 可编程PROM4.2 随机读写存储器静态RAM基本存储电路：存储1位二进制信息，根据A、B点电压判断所存数据内容。存储数据写入数据读出数据存储芯片结构存储体存储二进制的电路实体，以存储单元为基本寻址单位。存储体容量=2地址线位数数据线位数 bit地址选择电路地址缓冲器：暂存CPU给出的地址地址译码器：根据地址选中

3、响应的存储单元单译码方式：一个地址译码电路双译码方式：两个地址译码电路（行译码、列译码）读写控制电路读写电路：信息的输入输出控制电路：控制芯片工作状态，控制信号：CS#，RD#，WR#静态RAM结构双译码寻址以单元为寻址单位地址译码：行列译码方式行译码A2A1A0710列译码A3A4A501764个单元行列译码（6根地址线为例）常用SRAM芯片常用芯片：Intel 6116，6264，62256（61或62开头）对一个静态 RAM 芯片，地址线的条数决定了该芯片的存储单元个数，数据线的条数决定了每个存储单元的位数芯片引脚：地址线，数据线，控制线（片选、读/写），电源线Intel 6116Int

4、el 6116为2K*8位的SRAM芯片。A10A0：片内寻址的地址引脚D7D0：8条数据引脚CS#：片选信号，片外寻址WE#：写控制信号OE#：输出允许信号容量：2K8bit4.2 随机读写存储器动态RAM（DRAM）基本存储电路电容C有电荷-1电容C无电荷-0刷新放大器读数据：将C上的电压值逻辑值写数据：根据逻辑值对C进行充电或放电定期逐行刷新（列选择信号=0）4.2 随机读写存储器Intel 2164（64K1bit） （DRAM：21开头）存储矩阵：4个128128存储矩阵行地址、列地址分时传送，16位地址共用一组地址线A0A7；Intel 2164内部结构片内寻址（分时寻址方式）RA

5、S#有效：锁存8位行地址，7位行地址RA6RA0从4个存储矩阵中选中4行（128bit/行）CAS#有效：锁存8位列地址，7位列地址CA6CA0从4行中选中4列（1bit/列）RA7，CA7控制1/4门选中一个单元（1bit）读写操作WE#：低电平，写入Din脚数据；高电平，由Dout脚读出数据4.3 只读存储器掩膜MOS（不可修改）字位线的交叉点有MOS管存0，而无MOS管存14.3 只读存储器EPROM基本元件：FAMOS管初始状态：D、S极不导通，数据为1两种电压工作模式：普通模式电压（读数据）编程电压（写数据）擦除数据：紫外灯照射使浮栅上的电荷流出加高电压向浮栅注入电荷4.3 只读存储

6、器常用芯片：2716、2732、2764、27128、27256（27开头）Intel 2764AA0-A12：13根地址线D0-D7：8根双向数据线CE#：片选信号OE#：输出允许信号PGM#：编程脉冲输入端VPP：编程电压输入端Vcc：工作电压输入端28Vcc工作方式：数据读出、编程写入、擦除2764A的编程时序EEPROM工作特点通过电信号修改存储内容最小修改单位：Byte双电压工作模式芯片类型并行方式串行方式 Intel 2816（并行EEPROM）编程电源：读方式：+5V写方式：+21V工作电源：+5V11位地址线，寻址2K个数据单元8位数据线，并行输出1Byte数据片选信号：工作模

7、式：低电平备用模式：高电平输出允许信号读数据：低电平写字节数据：+5V片擦除：+9+15V4.4 CPU与存储器的连接连接时应注意的问题：CPU的负载能力若CPU一根地址线需要连接多个芯片时，可能需要另外添加驱动电路存储器与CPU的时序配合存储器的组织及地址分配存储单元大小与CPU字长的不匹配问题CPU的输出地址与芯片的单元地址如何对应不同类型的内存空间地址如何分配8086CPU 提供的存储器连接信号线数据线 D15D0地址线 A19A0地址锁存 ALE存储器或I/O端口访问信号 M/IO#读信号 /RD 写信号 /WR 1.存储芯片的位扩展位并联方式4位存储器芯片组成8位存储器模块两个4位芯

8、片构成一个2K*8bit的存储模块2K*4bitA0A1A2A3A4A5A6A7A8A9CSWED0D1D2D32K*4bitA0A1A2A3A4A5A6A7A8A9CSWED0D1D2D3U1U2A0-A9CSWED0-D7A0A1A2A3A4A5A6A7A8A9D0D1D2D3A0A1A2A3A4A5A6A7A8A9D4D5D6D72、字节的扩展通过地址串联将多个芯片构成一个存储体低地址对存储芯片进行片内寻址，高地址构成存储芯片的片选信号（1）（2）字节和位扩展设计 3、字节和位的扩展存储芯片与CPU地址线的连接存储芯片的地址译码方式功能：通过CPU给出的地址信号，唯一地选中某个存储芯片中

9、的某个数据单元寻址步骤：片间寻址（通过存储芯片的CS#信号）片内寻址（CPU的地址信号低位作为片内地址）片选信号的产生方式全译码部分译码CPU与存储芯片的连接全地址译码方式CPU给出的地址信号低位用于片内寻址剩余的高位地址信号全部参与片间寻址每个存储单元的地址唯一存储芯片1存储芯片2存储芯片n低位地址译码器剩余高位地址全译码选择方式【例】CPU最大寻址空间为64K,采用1K8的RAM芯片构成4KB内存区，安排在64K空间的最低4K位置，A9A0作为片内寻址，A15A10译码后作为芯片间寻址。 A9A0CSWE D7D0 A9A0CSWE D7D0 A9A0CSWE D7D0 A9A0CSWE

10、D7D0R/W# D7D0 012363A9A0 6：64译码器M/IO#000003FFH040007FFH08000BFFH0C000FFFHA15A10CPU与存储芯片的连接部分地址译码方式CPU给出的地址信号低位用于片内寻址使用部分高位地址线进行片间寻址存储体容量最大内存容量可能产生重复地址（一个存储单元有多个地址）存储单元的重复地址数=2k，k=未使用的地址线数目CPU与存储芯片的连接局部译码例：8088 CPU组成的微机系统中，A19未参加译码，只有A13-A18 6条地址线进行片间寻址。每块6264芯片（8K*8bit）将占有两个8kB的内存空间。连接到内存空间最低8kB地址区的

11、那一块6264芯片，实际占有的内存地址空间为：00000H-01FFFH、80000H-81FFFH。地址译码器74LS1383位输入CBA（接高位地址信号）控制信号8位输出状态（接CS#）例： 在某8088微处理器系统中，需要用8片6264构成一个64kB的存储器。其地址分配在00000H-0FFFFH内存空间，地址译码采用全译码方式，用74LS138作译码器，请画出存储器译码电路。存储空间的扩展方式确定CPU总线信号根据所需的空间大小计算需要的芯片数量地址信号分析：哪些地址线用于片内寻址，哪些地址线用于产生存储芯片的片选信号画出连接电路图例：8088CPU，若在A0000HA07FFH地址范围上扩充2kByte的内存，使用芯片6116A(2k*8bit)，画出电路图。A0题4-8 利用74LS138同时扩展1片EPROM 2764和1片SRAM 6264，分析这两片存储器的地