集成电路器件工艺课件

1、集成电路设计Email: Mobile:陈江华2第四章集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4 BiCMOS工艺2022/9/43第四章集成电路器件工艺表 4.12022/9/454.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4 BiCMOS工艺2022/9/4 64.1.1双极性硅工艺 早期的双极性硅工艺：NPN三极管1232022/9/47先进的双极性硅工艺：NPN三极管图4.21.4256782022/9/4

2、8GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2HBT工艺2022/9/410GaAs 基 HBTInP 基 HBTSi/SiGe的HBT2022/9/4124.2MESFET和HEMT工艺 GaAs工艺：MESFET图4.4 GaAs MESFET的基本器件结构欧姆欧姆肖特基金锗合金2022/9/414GaAs工艺：HEMT图4.5 简单HEMT的层结构 栅长的减小大量的可高速迁移的电子2022/9/415二维电子气含义：是指电子沿垂直于表面方向的运动变得量子化，即它的能量只能取一系列的分立值；而平行于表面的运动仍是自由的，能量可以是任意值，即它的自由度为二维的。这样一个薄的电

3、子层称为二维电子气。例如金属-氧化物-半导体结构中的反型层和积累层，以及在两种不同半导体形成的异质结界面附近都会形成二维电子气。2022/9/416GaAs工艺：HEMT工艺的三明治结构图4.6 DPD-QW-HEMT的层结构2022/9/417Main Parameters of the 0.3 mm Gate Length HEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5 V-0.7 VIdsmax200 mA/mm(Vgs = 0.8 V)180 mA/mm(Vgs = 0 V)Gm500 mS/mm400 mS/mmRs0.6 Wmm0.6 Wmm

4、f T45 GHz40 GHz表 4.2 : 0.3 m 栅长HEMT的典型参数值2022/9/418不同材料系统的研究GaAsInPSiGe2022/9/4204.3 MOS工艺和相关的VLSI工艺2022/9/421图4.7 MOS工艺的分类 2022/9/423MOS工艺的特征尺寸(Feature Size)特征尺寸: 最小线宽最小栅长图 4.82022/9/4244.3.1 PMOS工艺早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图 4.92022/9/426Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对

5、齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。2022/9/427Al栅MOS工艺的栅极位错问题图 4.102022/9/428铝栅重叠设计栅极做得长，同S、D重叠一部分图 4.112022/9/430克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。2022/9/431自对准技术与标准硅工艺1970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体

6、，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。2022/9/432标准硅栅PMOS工艺图 4.122022/9/433硅栅工艺的优点：l自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。2022/9/4344.3.2NMOS工艺 由

7、于电子的迁移率e大于空穴的迁移率h，即有e2.5h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。2022/9/435了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计.Ga

8、As逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.2022/9/436增强型和耗尽性MOSFET(Enhancement mode and depletion mode MOSFET)FET（Field Effect Transisitor）按衬底材料区分有Si, GaAs, InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/D2022/9/437E-/D-NMOS和E-PMOS的电路符号图 4.13本课程常用符号本课程常用符号2022/9/438E-NMOS的结构示意图(增强型VD=0V, Vgs=Vsb=0V)图4.14 E-NMOS的结

9、构示意图2022/9/439D-NMOS的结构示意图(耗尽型 VD=0V, Vgs=Vsb=0V)图4.14 D-NMOS的结构示意图2022/9/440E-PMOS的结构示意图 (增强型 VD=0V, Vgs=Vsb=0V)图4.14 E-PMOS的结构示意图2022/9/441工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图2022/9/442E-NMOS工作原理图VgsVt，Vds=0VVgsVt，VdsVt，VdsVgs

10、-Vt图4.15 不同电压情况下E-NMOS的沟道变化2022/9/443NMOS工艺流程图4.16 NMOS工艺的基本流程 2022/9/444表4.3 NMOS的掩膜和典型工艺流程2022/9/445图4.17 NMOS反相器电路图和芯片剖面示意图SDDS2022/9/4464.3.3 CMOS工艺进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性 阱/金属层数/特征尺寸2022/9/4471Poly-, P阱CMOS工艺流程图4.18 202

11、2/9/448典型1P2M n阱CMOS工艺主要步骤2022/9/449图4.18 P阱CMOS芯片剖面示意图2022/9/450图4.19 N阱CMOS芯片剖面示意图2022/9/451图4.20 双阱CMOS工艺 （1） （2）（3） （4）P阱注入N阱注入衬底准备光刻P阱去光刻胶,生长SiO22022/9/452（5） （6）（7） （8）生长Si3N4有源区场区注入形成厚氧多晶硅淀积2022/9/453（9） （10）（11） （l2）N+注入P+注入表面生长SiO2薄膜接触孔光刻2022/9/454（13）淀积铝形成铝连线2022/9/455CMOS的主要优点是集成密度高而功耗低，工

12、作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4 BiCMOS工艺2022/9/456 BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。 2022/9/457BiCMOS工艺下NPN晶体管的俯视图和剖面图2022/9/4581. 以P阱CMOS工艺为基础的BiCMOS工艺 图4.21 P阱CMOS-NPN结构剖面图 缺点2022/9/4592. 以N阱CMOS工艺为基础的BiCMOS工艺 图4.22 N阱CMOS-NPN体硅衬底结构剖面图 优缺点: 基区厚度变薄, NPN管自由连接， 但是集电极串联电阻还是很大2022/9/460图4.23 N阱CMOS-NPN外延衬底结构剖面图 改进：N阱下