第节 SOPC设计流程及支持Nios II的FPGA

1、 HYPERLINK /search/?keyword=Quartus&searchselect=article Quarrtuss HYPERLINK /search/?keyword=ModelSim&searchselect=article ModdelSSim HYPERLINK /search/?keyword=DSP&searchselect=article DDSP HYPERLINK /search/?keyword=HardCopy&searchselect=article HHarddCoppy（1）在在采用NNIOSS III处理器器设计嵌嵌入式系系统时，一般遵遵循如下下

2、的流程程： 1.分分析系统统需求说说明，包包括功能能需求和和性能要要求等； 22. 建建立Quuarttus II工工程，建建立顶层层实体； 33. 调调用SOOPC Buiildeer生成成一个用用户定制制的系统统模块（包括NNIOSS III及标准准外设模模块）； 44. 将将SOPPC系统统模块集集成到硬硬件工程程中，并并添加一一些模块块，可以以是Allterra公司司提供的的LPMM模块、第三方方提供的的或用户户自己定定制的模模块； 55. 在在顶层实实体中，将SOOPC系系统模块块、Allterra的LPMM或用户户自定义义的模块块连接起起来； 66. 分分配引脚脚和编译译工程，编译

3、生生成系统统的硬件件配置文文件.ssof和和.poof文件件； 77. 下下载工程程，验证证，将配配置文件件下载到到开发板板上进行行验证； 88. 软软件开发发，开发发可以使使用IDDE开发发环境，也可以以使用SSDK Sheell； 99. 编编译软件件工程，生成可可执行文文件.eelf; 10. 调试试程序，将硬件件配置文文件下载载到开发发板，将将可执行行文件下下载到RRAM，直到软软硬件协协同工作作。 在上面面的过程程中，用用到的软软件有QQuarrtuss III、Nioos III SSDK sheell或或Nioos III IIDE、ModdelSSim等等，如果果进行DDSP的

4、的开发，还会用用到Maatlaab和DSPPBuiildeer。Quuarttus II用用来建立立硬件的的系统，其中包包括SOOPC Buiildeer工具具，SOOPC Buiildeer用来来建立SSOPCC系统模模块，QQuarrtuss III支持多多种设计计方式，如原理理图，硬硬件描述述语言等等，硬件件描述语语言的方方式支持持VHDDL和Verriloog。软件开开发使用用Nioos III SSDK sheell或或Nioos III IIDE，IDEE开发环环境采用用图形化化的开发发环境，使用方方便直观观。而SSDK sheell采采用命令令窗口的的方式进进行程序序的调试试。

5、ModdelSSim是是HDLL编译仿仿真软件件，用于于对设计计的硬件件系统进进行RTTL级的的仿真。 DDSP Buiildeer是Altteraa公司推推出的数数字信号号处理开开发软件件，用来来实现算算法和硬硬件实现现的无缝缝过渡，用户可可以在MMatllab的的Simmuliink中中完成算算法模型型的仿真真、验证证，然后后通过SSignnalCComppileer将模模型文件件转换成成硬件描描述语言言的文件件（2）支持持Nioos III的FPGGA Cyycloone和和Cycclonne III系列列 SStraatixx和Strratiix III系列列 HHarddCoppy器

6、件件 HHarddCoppy III HaardCCopyy Sttrattix HHarddCoppy AAPEXX三代Cyycloone和和Cycclonne III系列列 Cyycloone 于20002年12月份份推出。Cycclonne系列列器件基基于1.5V、0.113m及全铜铜SRAAM工艺艺，Cyycloone系系列FPPGA容容量为229100200060个个逻辑单单元（LLE），拥有2288KK位的RAAM。Cycclonne系列列FPGGA的最最大特点点是低成成本，CCycllonee系列FPPGA是是成本敏敏感大批批量应用用的最佳佳方案。如果需需要进一一步进行行系统集集

7、成，可可以考虑虑密度更更高的CCycllonee III FPPGA和和Cycclonne IIII FPGGA。这这些Cyycloone新新系列巩巩固了AAlteera在在大批量量、低成成本应用用方案中中上的领领先优势势。Cyycloone FPGGA是目目前ASSIC应应用的低低成本替替代方案案。利用用其系统统级集成成功能，Cycclonne FFPGAA系列避避免了AASICC昂贵的的NREE负担，降低了了订购量量和产品品推迟带带来的风风险。采采用Cyycloone FPGGA系列列的可编编程解决决方案，用户的的大批量量应用现现在价格格与ASSIC相相比是相相当的。 CCycllonee

8、系列FPPGA的的价格和和功能满满足了市市场对创创新的需需求，通通过产品品迅速面面市来确确定领先先优势。消费类类、通信信、计算算机外设设、工业业和汽车车等低成成本大批批量应用用市场都都可以使使用Cyycloone FPGGA。 Cyycloone II是是Altteraa公司在在第一代代Cycclonne系列列的基础础上开发发的第二二代FPPGA系系列器件件。采用用了全铜铜层900nm低低k绝缘工工艺，11.2VV SRRAM工工艺设计计。 CCycllonee III具有很很高的性性能和极极低的功功耗，而而价格和和ASIIC相当当。它的的应用领领域和CCycllonee系列相相似，是是对成本

9、本敏感的的应用的的大批量量的产品品解决方方案，是是消费类类、通信信、计算算机外设设、工业业和汽车车、视频频处理等等终端市市场解决决方案的的理想选选择。 Cyycloone II为为在FPPGA上上实现低低成本的的数字信信号处理理（DSSP）系系统提供供了一个个理想的的平台，用户可可以单独独使用CCycllonee III或者作作为数字字信号处处理（DDSP）协处理理器使用用。Cyycloone II器器件含有有经过优优化的多多种DSSP特性性，由AAlteera全全面的DDSP流流程提供供支持。 Cyycloone II DSPP支持包包括： 多达达1500个的188188乘法器器； 1.11

10、M位的的片内嵌嵌入式存存储器； 外外部存储储器高速速接口； DDSP IP内内核。 Cyycloone II器器件的容容量为446088684416个个逻辑单单元（LLE），提供了了嵌入式式1818位位乘法器器、专用用外部存存储器接接口电路路（最高高速率可可达6668Mbb/s）、4KK位嵌入入式存储储器块、最多为为4个的增增强型锁锁相环等等等。Straatixx和Strratiix III系列列 SStraatixx FPPGA是是Altteraa的第一一代Sttrattix系系列器件件。Sttrattix系系列器件件是Allterra公司司的大规规模高端端FPGGA，于于20002年推推出

11、，采采用0.13mm的工艺艺，1.5V内内核供电电，容量量为1005700790040个个逻辑单单元（LLE）、具有多多达7MM位的RAAM。Strratiix器件件具有多多达222个DSPP块和多多达1776个999位嵌入入式乘法法器，同同时器件件还具有有多种高高性能的的I/OO接口、层次时时钟结构构和多达达12个锁锁相环。第一代代Strratiix FFPGAA依然是是军用和和航空航航天领域域所选用用的FPPGA，在这些些应用中中需要较较宽的工工作温度度范围。 SStraatixx III和Strratiix IIII器器件由于于采用了了创新性性的逻辑辑结构，不但具具有前代代Strrati

12、ix器件件的所有有特性，而且功功耗更低低、性能能更好。Strratiix III与Strratiix相比比，运行行速度提提高500%，逻逻辑容量量提高了了一倍，而成本本更低。Strratiix IIII器器件是功功耗最低低、性能能最好的的 FPPGA 。 Sttrattix II器器件于220055年推出出，在SStraatixx架构的的基础上上，做了了一些适适合与990nmm工艺的的改进，采用11.2VV、90nnm、9层金属属走线、全铜SSRAMM工艺制制造。在在Strratiix基础础上增加加了新的的特性：采用了了全新的的逻辑结结构自适应应逻辑模模块（AALM）；增加加了源同同步通道道的

13、动态态相位校校准（PPDA）电路和和对新的的外设存存储器接接口的支支持；采采用了1128位位AESS密钥对对配置文文件进行行加密。 SStraatixx IIIFPGGA采用用等效逻逻辑单元元（LEE）高达达17994000个，嵌嵌入式存存储器达达到9MM位，最最大可用用管脚数数达到111733个，高高度优化化的数字字信号处处理模块块中188188位嵌入入式乘法法器数量量达到3384个个。HarddCoppy器件件 HaardCCopyy就是利利用原有有的FPPGA开开发工具具，将成成功实现现于FPPGA器器件上的的SOPPC系统统通过特特定的技技术直接接向ASSIC转转化，从从而克服服传统A

14、ASICC设计中中普遍存存在的问问题如：开发周周期长、产品上上市慢、一次性性成功率率低、有有最少投投片量要要求、设设计软件件工具繁繁多且昂昂贵、开开发流程程复杂等等。HaardCCopyy III体系结结构建立立在被称称为Hccelll的精细细粒度晶晶体管阵阵列上。Hceell支支持从FFPGAA的无缝缝移植，具有AASICC技术那那样的密密度、成成本、性性能和功功耗优势势。 HarrdCoopy II结结构化AASICC具有独独特的FFPGAA前端设设计方法法，实现现了业界界风险最最低、产产品面市市最快的的解决方方案。采采用Sttrattix III FPPGA对对设计进进行测试试，然后后，

15、Allterra的HarrdCoopy设设计中心心将设计计无缝移移植为低低成本、功能等等价、引引脚兼容容的HaardCCopyy III器件。最新进进展 Allterra率先先推出440nmm工艺的的FPGGA，Strraittix IV和和HarrdCoopy IV超超越了AASICC的平均均密度。 性性能和功功耗都有有很大改改善，高高密度，具有 6800K 逻逻辑单元元 (LLE)、22.4 MMbitts 嵌嵌入式存存储器和和 1,3600 个 188x18 乘法器器。 Strratiix IIV比市市场上的的其他高高端 FFPGAA 功耗耗低 550 。 Strratiix IIV FFPGAA 和 HaardCCopyy IIV AASICC 相结结合，同同时具备备了 FFPGAA 的优优势和 ASIIC 的的优势。使用无无缝原型型开发，HarrdCoopy IV ASIIC 为为满足您您的定制制逻辑需需求提供供风险最最低、总总成本最最低、