微机原理及接口技术第01章

1、微机原理及接口技术第01章第 2 章80X86CPU微机原理及接口技术第01章本章主要内容：1、16位微处理器8086/8088CPU的内部编程结构2、内部寄存器的功能3、CPU外部管脚的作用4、系统对存储器的分段管理5、IBM PC/XT系统主机板的配置6、高档的80X86和pentium系列微处理器的功能结构、主要特点介绍。微机原理及接口技术第01章 8086 封装在标准40条引脚双列直插式管壳内（DIP），内含29000个晶体，有16位数据线和20条地址线。工作频率：8086为5M HZ ， 8086-2为8M HZ ， 8086-1为10M HZ 8088CPU与8086异同：准16位

2、微处理器，其内部寄存器、内部运算器以及内部操作都与8086基本相同，不同之处是外部的区别，8088外部数据总线为8位。推出8088原因：兼容已有的一整套intel外围设备接口芯片。分析直接寻址的范围，可访问的输入/输出接口地址范围1M64K微机原理及接口技术第01章2.1.1 8088/8086CPU的内部编程结构重点：分为哪两个部件？各部件的组成和功能如何？8088/8086CPU从功能上分： （1）总线接口部件（BIU）：功能， 负责CPU与存储器、I/O端口传送数据。即从内存取指令，送指令队列缓冲器。 （2）执行部件（EU）：功能，负责指令的译码、执行指令。 CPU执行指令时，总线接口部

3、件要配合执行部件从指定的内存单元或外设端口中取数据，将数据传送给执行部件，或把执行部件执行的结果传送给指定的内存单元或外设端口中。微机原理及接口技术第01章2.1.1 8086/8088CPU的内部编程结构图 2-1 8086的内部编程结构总线接口单元（BIU）执行单元（EU）地址总线20位数据总线16位队列总线8位微机原理及接口技术第01章2.1.1 8088/8086CPU的内部编程结构一. 总线接口部件BIU组成： （1）4个段地址寄存器 CS16位的代码段寄存器 DS16位的数据段寄存器 ES16位的扩展段寄存器 SS16位的堆栈段寄存器 （2）IP16位指令指针寄存器 （3） 20位

4、的物理地址加法器和总线控制电路 （4）6字节的指令队列 缓冲器微机原理及接口技术第01章2.1.1 8088/8086CPU的内部编程结构一. 总线接口部件BIU组成： 1、指令队列缓冲器：8086指令队列为6字节，8088指令队列4字节。8086/8088使用队列装置，采用流水线操作，8086预取6字节指令代码。都在执行指令的同时，从内存取出下一个字节或几个字节的指令代码，放在指令队列中，这样CPU执行完一条指令可以立即执行下一条指令，这种重叠操作的特点，提高了总线的信息传输效率和整个系统的执行速度。总结：BIU与EU 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和

5、执行的流水线操作微机原理及接口技术第01章组成： 2、8086地址加法器 和段寄存器段寄存器地址0 0 0 0D15 D4 D3 D2 D1 D0段地址左移4位加减器偏移地址物理地址图2-2物理地址的产生过程高16位地址高16位地址IP16位偏移量+20位物理地址微机原理及接口技术第01章组成： 2、8086地址加法器 和段寄存器高16位地址高16位地址IP16位偏移量+20位物理地址假设代码寄存器CS=EA00HIP=08800H求物理地址？EA00EA000880EA880+微机原理及接口技术第01章二. 执行部件 EU 执行部件不与系统直接相连，它的功能只是负责译码和执行指令，发各样的控

6、制信号。执行的结果或执行指令的所需要的数据，由EU向BIU发出请求，再由BIU对存储器或外设存取。组成：（1）算术逻辑单元、（2）标志寄存器、（3）通用寄存器组（4）暂存寄存器（5）EU控制电路：控制、定时与逻辑电路，接收从BIU指令队列取来的指令，经指令译码形成各种定时控制信号。 微机原理及接口技术第01章8088的内部结构1 2 3 4 内部暂存器 IP ES SS DS CS输入/输出控制电路外部总线执行部分控制电路ALU标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令队列执行部件 （EU)总线接口部件 （BIU)16位20位8位8

7、位返回微机原理及接口技术第01章2.1.2 8088/8086CPU的内部寄存器微机原理及接口技术第01章FLAGS 16位标志寄存器标志寄存器：用来存放指令执行过程的结果和特征，以便控制程序的走向。状态标志位：反映记录算术或逻辑运算的结果或特征，有6个位，计算机根据运算的结果自动把相应的位置1或0。控制标志位：用指令来设置，用来控制CPU的操作，由程序设置或清除。微机原理及接口技术第01章FLAGS 16位标志寄存器1、最高位没有产生进位，CF=02、AF=13、PF=14、D6CF=15、OF= D6CF + CF=1这些位计算机自动完成。例2.1设AL=0111 1110B， BL=00

8、10 1000B求 AL+BL=？ ADD AL，BL；AL AL+BL 0 1 1 1 1 1 1 0+0 0 1 0 1 0 0 0 1 0 1 0 0 1 1 0微机原理及接口技术第01章2.2 8086/8088 引脚信号与工作模式40条引脚线按功能可以分为5类：一、地址/数据总线二、地址/状态线三、控制总线四、电源线 和地线GND2.2 .18086/8088 引脚信号括号为最大模式引脚名微机原理及接口技术第01章2.2 8086/8088 引脚信号与工作模式40条引脚线按功能可以分为5类：一、地址/数据总线二、地址/状态线三、控制总线四、电源线 和地线GND2.2 .18086/8

9、088 引脚信号括号为最大模式引脚名微机原理及接口技术第01章一、地址/数据总线AD15AD0（Address Data Bus）8086：这是分时复用 的地址数据总线，传送地址时，三态输出；传送数据时，双向三态输入/输出。8088： AD7AD0：分时复用， AD8AD15，只用来输出地址。优点：分时复用的方法才能使40条引脚实现20位地址，16位数据及众多控制信号和状态信号的传输，节省了引脚。微机原理及接口技术第01章二、地址/状态A19/s6A16/s3（Address/ Status）分时复用 的地址状态总线，三态输出；在总线周期T1状态，做为地址总线的高4位；其它状态，作为状态信号：

10、S6恒等0，表示CPU当前连在总线上；S5表示中断允许标志位的状态，S5=0表示CPU可以响应可屏蔽中断的请求，S5=1，表示CPU禁止一切可屏蔽中断。S4，S3的组合表明当前正在使用的段寄存器。S4 S3 状态0 0 正在使用ES扩展段寄存器0 1 正在使用SS堆栈段寄存器1 0 正在使用CS或位采用任何段寄存器1 1 正在使用DS扩展段寄存器微机原理及接口技术第01章三、控制总线（Control Bus）1、NMI：非屏蔽中断引脚（输入），不受IF影响，不能用软件屏蔽，只要此信号出现，就在执行完当前的指令后，引起中断。2、INTR：可屏蔽中断请求信号引脚。（输入，高电平有效），IF=1，C

11、PU响应中断，停止执行的指令序列，转向中断服务子程序。3、RESET：系统复位信号引脚（输入高电平有效）复位后内部寄存器状态DS、SS、ES、IP 、FLAGS都置0000H指令队列：清除CS：FFFFH微机原理及接口技术第01章三、控制总线（Control Bus）4、 CLK：系统时钟，输入。通常与8284集成电路的时钟发生器相连，为系统提供时钟信号。5、 RD：读控制信号三态输出，低电平有效，表示CPU将要执行一个存储器或I/O端口的读操作。6、READY：准备好（输入） READY高电平是表示存储器、外部设备已准备好，CPU可以传送数据，当为低电平时，CPU采集到后，进入等待状态。7、

12、 TEST：测试信号引脚（输入），它用于多处理器系统，且只有在执行WAIT指令是才使用，当CPU执行WAIT指令时，每隔5个时钟周期对该线进行测试。若为高电平，仍等待，若为低电平等待结束。微机原理及接口技术第01章三、控制总线（Control Bus）8、BHE/ S7：高8位数据总线允许/状态复用引脚（三态 输出） BHE 在总线周期的T1状态输出，当有信号时，表示总线高8位上数据有效；S7在T2-T4时输出。9、 MN/MX：最大/最小模式控制引脚MN/MX为高电平时工作在最小模式，MN/MX为低电平时工作在最大模式四、VCC：电源引脚 GND：接地（2条）微机原理及接口技术第01章2.2

13、 8086/8088 引脚信号与工作模式2.2 .2 8086/8088 的工作模式8086/8088有两种工作模式 最小工作模式：单处理机模式 最大工作模式：多处理机模式 两种方式下系统配置不同微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式一、总线接口芯片： 地址锁存器和总线驱动器1、地址锁存器：暂存寄存器，根据CPU控制信息的状态将总线上的地址信息暂存起来。 8282（或74LS373）是带有三态门的八位锁存器。2个控制信号。 DO7DO6DO5DO4DO3DO2DO1DO0DI7DI6DI5DI4DI3DI2DI1DI0锁存器STBOE8282为什么要地址锁存器?

14、微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式 当控制选通信号STB由高变低时，满足建立时间要求的输入数据被输入到锁存器中。 当控制信号线OE为低电平时，三态门处于导通状态，允许输出，数据出现在输出端上，当OE端为高电平时，输出三态门断开，输出缓冲器处于高阻抗。DO7DO6DO5DO4DO3DO2DO1DO0DI7DI6DI5DI4DI3DI2DI1DI0锁存器STBOE8282ALE微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式8286B0B1B2B3B4B5B6B7A0A1A2A3A4A5A6A7总线收发器OET2、双向总线驱动器（总线收发器

15、） 由于数据CPU与存储器或I/O接口之间的传送是双向的，所以要求总线驱动器是双向的。8286是一种三态输出的8位同相双向总线驱动器，用于数据的双向传送，缓冲、驱动。输入控制引脚T：方向控制器，T为高电平时A到B传送数据，T为低电平时B到 A传送数据。门控端OE：低电平有效， OE=1 A组B组处于高阻状态DT/R微机原理及接口技术第01章二、最小模式当8086的第33引脚MN/ MX 固定接到+5V时， 就处于最小工作模式。既单处理器系统方式，它适合较小规模的应用。微机原理及接口技术第01章 地址锁存信号ALE控制8282的STB，用8282锁存器产生地址总线。8286产生缓冲的数据总线，8

16、086的DEN为低电平允许数据经8286传送， DT/R数据收发控制方向，接到8286的T引脚， DT/R=0时，CPU接收来自数据总线上的数据， DT/R=1时，CPU向数据总线发送数据，控制总线负载轻，不用驱动，直接从CPU引脚引出。在最小工作模式下，CPU提供了所有的控制信号。系统总线类型分为：地址总线、数据总线、控制与状态总线、中断与DMA信号。微机原理及接口技术第01章最小方式：系统只有一个微处理器，产生全部控制信号。INTA：中断响应信号（输出）ALE：地址锁存允许信号（输出DEN：数据允许信号DT/R：数据接收/发送（输出）M/IO：存储器/输入输出控制信号（输出）WR：写信号（

17、输出）HOLD：总线保持请求信号（输入HLDA：总线保持响应信号（输出）微机原理及接口技术第01章微机原理及接口技术第01章 当8086的第33引脚MN/ MX 固定接到地时， 就处于最大工作模式。既多处理器系统方式。 最大模式与最小摸小模式的主要区别：最大模式外加8288总线控制器，最小模式控制总线直接从CPU引脚引出，最大模式下通过8288对CPU发出的控制信号进行变换组合，以得到对存储器和I/O端口的读/写信号和对锁存器8282及数据收发器8286的控制信号，使总线控制功能更加完善。最大模式是多处理机模式，需要协调主处理器与协处理器的工作问题，需要从硬件与软件两个方面解决。8288因此需

18、要加在最大模式系统中。三、最大模式微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式比较两种工作模式可以知道：最小工作模式的控制信号直接从CPU中获得。最大工作模式从S0 、S1、S2的组合中获得，所以加一片8288总线控制器。微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式1、QS1和QS0 ：指令队列状态信号。输出，两个信号电平的不同组合，指明了8086/8088内部指令队列的状态。QS1 QS0 0 0 无操作 0 1 从指令队列的第一 个字节取走代码 1 0 队列为空 1 1 除第一字节外，还 取 走后 续字节中 的代码微机原理及接口技术第01

19、章2、 S2、S1、S0：总线周期状态信号，输出。8288对此信号译码，产生内存及I/O端口的读/写控制信号。微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式3、 LOCK（WR）总线封锁信号.当其有效，其他主设备不能获得总线控制权。4、RQ/GT1（HOLD），RQ/GT0（HALD）：总线请求/允许信号。允许8086/8088以外的两个处理器向CPU发送使用总线的请求信号。总线请求与总线允许在同一条线上，方向相反。 RQ/GT0的优先级 比RQ/GT1高微机原理及接口技术第01章2.2 .2 8086/8088 的工作模式5、INTA中断响应信号，输出、低电平有效。

20、与最小模式下的INTA信号含义相同，即通知申请中断的外设，中断已被响应，将“中断类型码”放在数据总线上由上可知，在最大模式下，对存储器的读写和对IO端口的读写分别使用了独立读写命令；而在最小模式下则是用MIO（或IOM）与RD或WR信号的组合来控制读写操作的。微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .1 指令周期与总线周期指令周期：从取指令到执行完指令所需要的时间。不同指令的指令周期不同。指令周期由一个个基本操作构成的。总线周期：CPU从存储器或输入输出端口存取一个字节（或一个字）所需要的时间。总线操作：CPU为了与存储器或外设端口交换数据，需要执行一个周期

21、，这就是总线操作。按数据传输的方向，总线操作可以分为总线读操作与总线写操作。总线读操作：CPU将数据写入存储器或外设端口。总线写操作： CPU从存储器或外设端口读数据。微机原理及接口技术第01章2.3 .1 指令周期与总线周期时钟周期:一个最基本的总线周期由4个时钟周期构成，一个时钟周期就是一个状态时钟周期是CPU的组基本的计量单位，由计算机的主频决定。如：主频f=5MHz，时钟周期tc= 微机原理及接口技术第01章地址输出数据输入缓冲地址/数据总线地址输出数据输出地址/数据总线浮空读周期写周期2.3 .1 指令周期与总线周期典型的BIU总线周期波形图 CPU向总线发出地址信息，以指示要寻址的

22、存储器单元或外设端口的地址，CPU从总线撤消地址，低16位总线成高阻状态，为传输数据做准备，地址总线的最高四位用来输出本周期的状态信息，表示中断允许状态或当前正在使用的段寄存器的名字。微机原理及接口技术第01章地址输出数据输入缓冲地址/数据总线地址输出数据输出地址/数据总线浮空读周期写周期2.3 .1 指令周期与总线周期典型的BIU总线周期波形图 多路的低16位总线，出现CPU写出或CPU从存储器或I/O端口读入的数据。若系统中选用的存储器或外设的工作速度较慢，不能在T3状态把数据送到数据总线上，就要用硬件电路来产生READY信号，在T3状态启动前，向CPU发送一个数据未准备好信号，则会在T3

23、后与T4前状态之间插入等待状态TW，以后在每一个TW的前沿，采样READY信号，直到READY变为高电平，才会在当前TW结束后，进入T4状态。在TW状态，8088的状态信息和控制信号均维持不变。微机原理及接口技术第01章地址输出数据输入缓冲地址/数据总线地址输出数据输出地址/数据总线浮空读周期写周期2.3 .1 指令周期与总线周期典型的BIU总线周期波形图 当CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。如果在一个总线周期之后，不立即执行下一个总线周期，那么系统总线就处于空闲状态，此时执行空闲周期。空闲周期包含多个时钟周期。前个周期为写，低16位继续驱动数据信

24、息前个周期为读，低16位继续高阻Ti微机原理及接口技术第01章2.3 .2 总线读操作时序左图为最小模式下CPU读操作时序。T1 T2T3T4微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .2 总线读操作时序其次 ，要给出所读的存储器 或 I/O端口的地址。8086有20根地址线，前面已经指出 ，由于受封装引线数目的限制，其中最高 4根地址线A19/S6A16/S3和最低 8根地址线AD7AD0是复用的。但在 T1状态的开始，对存储器来说，这20根地址线上出现的全是地址信息；对IO端口来说器最大寻址范围为0000FFFFH，故送往地址端口的是低16 为地址信息，最

25、高4位地址线A19A16全为低电平。在 T1状态CPU还必须在ALE引脚上输出一个正脉冲，将 20为地址信息中最高4位和最低8为锁存到地址锁存器8282中。这样才能才能保证在 总线周期T1以后的 T状态将这些复用线上传送状态信息和数据时不至于造成地址信息的破坏。若系统中皆有数据收发器8286时，要用到信号DTR来控制数据传输方向，用信号DEN来空数据的选通。为此，在T1状态DT/R应输出低电平，即表示为读周期。微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .2 总线读操作时序在T1状态，CPU首先要判断 是从存储器读数据，还是从 IO端口读取数据 。这可用控制信号

26、 M / IO指出，若是存储器读，则M / IO为高；若使从 I/O端口读 ，则 M / IO为低 。有效电平一直保持整个总线周期（T4状态）微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .2 总线读操作时序 （2）在T2状态，地址信号消失，AD15AD0转为高阻，为下面读出数据作准备。 在T2状态DEN变为低电平，从而在系统中接有数据收发器8286的系统中，允许数据传输。 读信号RD在T2状态变为有效，允许将被地址信息选中的存储器单元或I/O端口中的数据读出。在T3状态，被选中的存储单元或IO端口把数据送到数据总线，CPU通过AD15AD0来读取。微机原理及接口

27、技术第01章2.3 8086/8088 的总线操作时序2.3 .2 总线读操作时序在T3状态，被选中的存储单元或IO端口把数据送到数据总线，以备CPU来读取。在T4状态，在T4状态的前沿，CPU采样数据总线，获得数据。若系统中选用的存储器或外设的工作速度较慢，不能在T3状态把数据送到数据总线上，就要用硬件电路来产生READY信号，则会在T3和T4状态之间插入等待状态TW，以后在每一个TW的前沿，采样READY信号，是到READY变为高电平，才会在当前TW结束后，进入T4状态，图表示式插入一个TW的读周期时序。在TW状态，8086的状态信息和控制信号均维持不变。微机原理及接口技术第01章2.3

28、8086/8088 的总线操作时序2.3 .3 总线写操作时序微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .3 总线写操作时序 和读周期时序一样，最基本的写周期已由4个T状态组成，当存储器或外设端口的工作速度较慢时，以须在T3和T4状态时间插入一个或几个TW状态。在T1状态， M IO变为有效，以之处是对存储器还是对外设端口进行写操作。若写入存储器， M IO为高，若写入IO端口， M IO为则为低。 如 该有效电平保持到T4。 与读周期一样，在T1状态需提供存储器和外设端口地址，并同样要正脉冲ALE信号把地址信息锁存到地址锁存器8282中。当系统中接有数据收发

29、器8286时，CPU在T1状态时DTR为高电平，以表示执行的是写操作。 BHE高数据位有效电平，如微机原理及接口技术第01章2.3 8086/8088 的总线操作时序2.3 .3 总线写操作时序 在T2状态，地址信号发出后，CPU把要写入存储器或外接设备端口的数据，送到AD15AD0上，同时，CPU在高4位地址状态复用线上送出状态信息S6S3。写信号WR在T2状态变为有效，此信号与读存储器中的RD信号一样，一直维持信号不变。在T3状态，CPU进行提供S6S3状态信息和数据，并维持有关控制信号不变。 在T4状态CPU完成对指定的存储器或外设端口的数据写入，数据和地址都会被删除。微机原理及接口技术

30、第01章2.4 8086/8088 存储器的组织与管理2.4 .1 存储器的组织存储器组织：20条地址总线，按字节编址，可寻址空间1MB，存储单元地址为20位二进制数，地址范围00000FFFFFH。字节序列存放顺序：低位字节低地址，高位字节高地址。任何两个相邻字节单元可以存放一个的16位数据，称为一个字。规则字：字的地址是偶地址的字。不规则字：字的地址是奇地址的字。高位字节：低位字节：.MEA00000H00001HFFFFEHFFFFFH34H12H.FEH78H56H.MEA21000H21001H82000H82001H82002HMEA偶地址字奇地址字微机原理及接口技术第01章微机原

31、理及接口技术第01章2.4 8086/8088 存储器的组织与管理2.4 .1 存储器的组织考虑8088的读写数据的情况：1、8位数据总线，因此以字节为单位访问内存；2、一个总线周期读取一个字节的指令代码；3、对于8088把字操作数存放在偶数地址开始的存储单元，在运行程序时，与操作数存放在奇地址开始的存储单元一样；4、如果要移植程序到8086系统时，把操作数存放在偶数地址开始的存储单元，将会获得最大的吞吐量，所以字操作数一般存放在偶数地址开始的单元中。微机原理及接口技术第01章2.4 8086/8088 存储器的组织与管理2.4 .2 存储器的分段管理 8086/8088是一个16位的结构，

32、有关地址寄存器也是16位，因而地址运算也是16位， 16位地址只能寻址64KB空间，而8086/8088有20条地址线，直接寻址能力为1M字节。采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围 (1MB，20位地址)。 整个1M字节的内存空间，以64K字节为单位，分成若干区域，每个区域为一段，每一段都在连续的空间里，容量最大为64K字节。 8086/8088对每一段的起始地址有所限制，每一段的起始地址可被16整除，（即20位地址低4位为0000）。微机原理及接口技术第01章2.4 8086/8088 存储器的组织与管理段分配方式图4个逻辑段每个逻辑段存放不同性质的数据：

33、代码段：存放指令程序；堆栈段：存放特殊的数据，用专门的指令，按先进后出的原则存取。数据段：存放当前运行程序中的通用数据扩展段：辅助的数据区。20位的物理地址，高16位为段基址，4个逻辑的段的基址分别存放相应的寄存器中，段基址一般有称段地址。微机原理及接口技术第01章2.4 8086/8088 存储器的组织与管理2.4 .2 存储器的分段管理逻辑地址，是程序设计中使用的地址，它由段基址和段内偏移地址两部分组成，段基址和段内偏移地址都是无符号的16位二进制数。偏移地址，是某个存储单元距离该段的起始地址有偏移了多少，简称偏移量，有称有效地址EA。物理地址也叫实际地址或绝对地址，是CPU访问存储器时实

34、际使用的地址，地址总线上传送的就是这个地址。 物理地址应由逻辑地址变换得到，即将16位段基址左移4位（相当于在段基址的低4位补4个“0”），然后与16位段内偏移地址相加而获得20位物理地址，这相当于完成以下地址计算：物理地址 段基址 16 段内偏移地址每个存储单元只有唯一的地址。微机原理及接口技术第01章2.4 8086/8088 存储器的组织与管理2.4 .2 存储器的分段管理实例：假定数据段的起始地址为01500H，该段的一个存储单云元的地址为01688H，求偏移量EA 与DS 的内容则DS=0150HEA=016800H-01500H=0188H对于数据段IP=0188H微机原理及接口技

35、术第01章2.4 8086/8088 存储器的组织与管理2.4 .2 存储器的分段管理实例：假定DS=2000H，则段的起始地址为20000H，偏移量IP=0102H（20102H）=（2000：0120H）=3FH物理地址 逻辑地址 内容20102H）=（2000：0120H）=183FH3FH18H20102H20103H字节地址字地址微机原理及接口技术第01章2.4 8086/8088 存储器的组织与管理2.4 .2 存储器的分段管理由上分析可以看出，同一地址可以看作字节地址，也可以看成字地址，看具体使用情况而定。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体

36、配置2.5 .1 8086/8088 的协处理器8086CPU作为一种高性能的16位处理器，其处理能力比8位的8088 CPU提高了10倍，其寻址能力、指令功能有了很大的增强。 8086/8088 由于自身功能有限以及扩大应用的需要，intel公司在8086的基础上，对它进行了横向和纵向性能的提升，从而形成了完整的16位处理系列。配接的主要协处理器(横向提升： )当与数值数据处理器8087配接，CPU处理能力提高了20倍以上。当与输入/输出协处理器8089配接，CPU处理能力提高了21倍。当与操作系统固件80130配接，CPU处理能力提高了30倍。微机原理及接口技术第01章2.5 IBM PC

37、 /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器一、数值数据处理器80878087数字数据处理机(NDP)是专为提高8086/88微处理器的运算能力而设计的，协同CPU一起工作所以又称协处理器。8087（NDP）特点1、它不仅能实现多种数据类型的高精度运算，还可以进行一些超越函数的运算。2、它有自己的寄存器和指令系统，相当于扩大了CPU的寄存器和指令系统，增加了新的可处理的数据类型，通过硬件提高了运算速度。3、内部结构分为两大部分控制单元CU和数值处理单元NEU，CU的功能是：取指令、读/写存储器操作、执行存储器控制类指令。NEU的功能：执行超越函数的运算、算术运算

38、、数据的传送等指令。两部分可独立工作，但CU必须与CPU同步。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器4、8087内部有8个80位字长的数据寄存器，按照后进先出的原则操作，构成一个寄存器堆栈；还有4个专用寄存器。5、自己的指令系统，分6大类。7、不仅提供了高精度的加减、乘除运算，还提供了求平方、绝对值、指数等指令。8、8087协处理器与8086CPU的硬件连线IBM/PC 或PC/XT系统板上已连好，板上留有插座，用户只需要插上芯片，打开开关即可。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系

39、统的具体配置2.5 .1 8086/8088 的协处理器一、输入/输出协处理器8089（IOP）I/O处理芯片INTEL 8089 随着计算机系统的扩大、外设的增多以及性能的提高，CPU对外设的管理服务任务不断加重。为了提高整个系统的效率，CPU需要摆脱对IO设备的直接管理和频繁的IO业务。于是专门用来处理输入输出的IO处理机（IOP）应运而生。如Intel 8089就是一种专门配合80868088使用的IO处理芯片。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器2. INTEL 8089 的特点 它有自己的指令系统。

40、有些指令专门为I/O操作而设计，可以完成外设监控、数据拆卸装配、码制转换、校验检索、出错处理等任务。也就是说，它可以独立执行自己的程序。 支持DMA传送。8089内有两个DMA通道。对于配置了8089的CPU数据可以成块的成批发送或接收。 3. IOP与CPU的关系在系统中，IOP与CPU的关系是：CPU在宏观上指导IOP，IOP在微观上负责输入输出及数据的有关处理；二者通过系统存储器（公共信箱）来交换各种信息，包括命令、数据、状态以及CPU要IOP执行的程序的首地址。4. IOP与CPU的关系IOP和CPU基本上是并行工作的，但它们都要对系统存储器进行读写，因而其并行程序受到系统总线的限制。

41、微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器5、8089与8086/8088CPU协同工作时，有两种基本结构：本地方式：特点：共享系统总线与I/O总线，在不增加外设的情况下完成两个DMA通道的功能。 8086/8088CPU为系统总线主控者，8089为从属设备。远程方式：共享系统总线与I/O总线，但8089有自己的局部总线，当CPU占用总线时，8089利用自己的总线，并行工作访问I/O设备和本地存储器，且不允许CPU访问。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 80

42、86/8088 的协处理器三、操作系统固件 8013080130是以固件的形式为用户提供一个定义完好的、并已调试完成的多任务操作系统原型，为8086/8088系统的实时多任务系统的实现提供了一个极为方便的硬件。当80130与CPU配接后就构成了一个完整的操作系统处理器（OSP） 80130指令：除包括80X86的标准指令还有35条操作系统原有指令其功能分为作业管理、中断管理、存储器管理、区域管理、及环境管理所有功能都是CPU与80130共同操作的结果。连接80130固件可以方便地实现了多通道和多任务的运行。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .

43、1 8086/8088 的协处理器四、多处理器系统为了提高微型机系统的性能，除采用主处理器外，通常还 附加若干个有特定功能的处理器，组成一个多处理器系统。多处理器类型很多，应要求设计不同而异。多处理器设计时考虑的共同性的问题：（1）总线争用问题（2）相互之间的通信。最大方式所提供的的多处理器系统三种基本组态： 协处理器配置 紧耦合配置 松耦合配置。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器1、协处理器配置和紧耦合配置 在系统中CPU与协处理器共用存储器和I/O子系统，而且还共用相同的时钟发生器和逻辑控制电路。 CP

44、U是主处理器，其它附加处理器是从处理器。总线存取控制信号由CPU提供，总线请求信号来自附加处理器，协同处理器是非独立的，所以在此系统中，只有一个8086/8088CPU，用于小型系统。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .1 8086/8088 的协处理器2、松耦合配置 用于中型到大型系统，它们可包含两个或两个以上的主处理器8086/8088，并且各个模块均有自己的本机总线控制逻辑、时钟记忆本机存储器与I/O设备。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置RQ/GT1接8089的RQ/GT谁使用总线谁输出高电

45、平，请求使用总线都是低电平。含有8087与8089的多处理器系统组态微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .2 IBM PC /XT微型计算机系统的基本配置1、微处理器及其支持芯片 （1）8088工作于最大模式，所以，系统的控制信号都是通过总线控制器8288送到总线上去的。另外，在需要提高系统计算速度时，可以插上协处理器Inter8087，使浮点运算速度提高100倍。 （2）总线控制器8288根据CPU执行指令时提供的状态信号建立控制时序，以实现8088对内存及外设的控制。 （3）时钟信号发生器8284 （4）DMA控制器8237：直接存储器存取

46、控制，有4个DMA通道，CH0动态存储器的刷新，CH1用户使用，CH2软盘与存储器的DMA的传送，CH3用于硬盘与存储器的DMA传送。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .2 IBM PC /XT微型计算机系统的基本配置 IBM PC /XT微型计算机的核心部件为Intel 8088 ，是准16位处理器，它与8086在软件上兼容，并且向上兼容，与超级16位的80286、32位的80386、与超级32位的80486和64位的80586都有很好的兼容性。 IBM PC /XT的硬件部分由主机和外设。主机采用大板结构，该板称为系统板。一、系统板的元件

47、按功能分为5大部分 微处理器及其支持芯片 RAM ROM I/O接口电路 I/O扩展槽微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .2 IBM PC /XT微型计算机系统的基本配置1、微处理器及其支持芯片 （5）可编程定时/计数器 8253 ，3个16位定时/计数器 通道，全部为系统所用。 （6）可编程并行接口 8255：3个8位并行端口，端口A读取键盘的扫描码，端口B输出系统的内部控制信息，端口C用于读取DIP系统配置开关的状态。 （7）可编程中断控制器 8259：一片允许8 级中断源输入的中断优先劝管理电路。微机原理及接口技术第01章2.5 IBM

48、 PC /XT微型计算机系统的具体配置2.5 .2 IBM PC /XT微型计算机系统的基本配置二、 IBM PC /XT的可扩充性 IBM PC /XT的系统上的扩展槽，除一些做为基本功能的扩展之外，余下的可供用户扩展功能用， IBM PC /XT就可以作为计算机智能仪器，具有良好的扩充性，这是IBM PC /XT得到广泛应用的另一中要基础。微机原理及接口技术第01章2.5 IBM PC /XT微型计算机系统的具体配置2.5 .2 IBM PC /XT微型计算机系统的基本配置2、ROM：容量64KB，只用到40KB。固化了系统的BIOS 信息。3、RAM：64KB ，256KB，640KB4

49、、总线扩展槽：IBM PC机主板有5个62芯扩展插槽，PC/XT有8个62芯扩展槽，插槽上有CPU产生的数据总线信号DB，地址总线AB，和控制总线信号CB，可接入4种直流电源，这些插槽开扩展系统的功能，插入各种适配卡。如多功能扩展卡、磁盘控制器、串性口通信接口适配卡、 通信等。微机原理及接口技术第01章2.6 从80286到Pentium系列微处理器的发展过程2.6 .1 Intel 80286微处理器的基本结构基本特征： （1）微处理器字长16位； （2）16位数据线、24位地址线；（2 24=16M） （3）有两种工作方式： 实地址方式的工作与8086基本相同，80286的目标代码与808

50、6软件兼容。 保护方式是集实地址方式的能力、存储管理、对虚拟存储器的支持及对地址空间的保护为一体而建立起来的一种特殊工作方式，以便使80286支持 多用户、多任务系统。 在保护方式下，可使系统获得1024M字节的虚拟存储空间，适应多用户、多任务的需要。微机原理及接口技术第01章2.6 从80286到Pentium系列微处理器的发展过程 80286微处理器有四个独立的处理部件，它们分别为：执行部件EU、总线部件BU、指令部件IU和地址部件AU。 整80286采用流水线作业方式，使各部件能同时并行地工作，提高了吞吐率，缩短了执行指令的时间。微机原理及接口技术第01章2.6 从80286到Penti

51、um系列微处理器的发展过程2.6 .1 Intel 80286微处理器的基本结构 二、80286的内部寄存器 在80286微处理器中，通用寄存器、指令指针IP和段寄存器与8086/8088相同，四个段寄存器仍然为16位。 在虚地址保护模式先并不存放段基址。80286还多了几个寄存器，如机器状态字寄存器，任务寄存器及描述寄存器等，标志寄存器也有变化。微机原理及接口技术第01章2.6 从80286到Pentium系列微处理器的发展过程2.6 .2 Intel 80386微处理器的基本结构80386是一个多用户的操作系统，每个用户如同有一个完整的计算机。微机原理及接口技术第01章2.6 从80286

52、到Pentium系列微处理器的发展过程2.6 .2 Intel 80386微处理器的基本结构（1）总线接口部件BIU 总线接口部件是微处理器与系统的高速接口，它控制着32位的数据总线和地址总线。总线接口部件被 设计成能接收多个内部总线请求，并且能按优先权加以选择，这些动作是与当前的总线操作重迭进行的。 （2）预取部件IPU 预取部件的职责是从存储器预先取出指令。它有一个能容纳16条指令的队列。每当预取代码队列中有一部分已经变空，或者发生一次控制 转移之后，预取部件就发出预取总线周期的请求信号。当总线空闲周期到来时，就从存储器预取代码，并保 持代码队列总是满的。 （3）指令译码部件IDU指令译码部件的职责是对指令进行译码，并且做好执行部件处理的准备工作。该部件从预取部件的指令队 列中取出指令字节，对它们进行译码将翻译好的代码存入自身的已译码指令队列中。微机原理及接口技术第01章2.6 从80286到Pentium系列微处理器的发展过程2.6 .2 Intel 80386微处理器的基本结构（4）执行部件EU 数据处理部件中有八个32位通用寄存器、算逻运算器ALU、一个64位桶形移位器、一个乘除法器以及专用的控制逻辑，它执行控制部件所选择的数据操作。为了提高执行部件的处理速度，80386把每条访问存储器的执行与前一条指令的执行部分地重迭，并且还把微指令的取指令操