FPGA的位同步器设计方案（一）

1、【Word版本下载可任意编辑】 FPGA的位同步器设计方案（一） 本文主要是先阐述传统Gardner算法的原理，然后给出改良后的设计和FPGA实现方法，对结果开展仿真和分析，证明该设计方案的正确、可行性。 0 引言 数字通信中，位同步性能直接影响接收机的好坏，是通信技术研究的重点和热点问题。通信系统中，接收端产生与发送基带信号速率相同，相位与判决时刻一致的定时脉冲序列，该过程即称为位同步。常见的位同步方法包括滤波法和鉴相法。滤波法对接收波形开展变换，使之含有位同步信息，再通过窄带滤波器滤出，缺点是只适用于窄带信号。为常用的位同步方法是鉴相法，包括锁相法和内插法两种。锁相法采用传统锁相环，需要不

2、断调整本地时钟的频率和相位，不适合宽速率范围的基带码元同步。而内插法则利用数字信号的内插原理，通过计算直接得到判决点的值和相位。 Gardner算法即是基于内插法的原理，通过定时环路调整内插计算的参数，从而跟踪和锁定位同步信号，该算法的优点在于不需要改变本地采样时钟，可以适应较宽速率范围内的基带信号，因而具有传统方法不可替代的优势。Gardner算法的实现方法，为算法的应用提供了根底。Farrow构造非常适合实现Gardner算法的，即内插滤波器部分，其优点是资源占用较少，且滤波器系数实时计算，便于内插参数调整。定时误差检测，但在定时误差检测时需要信号中存在判定信息，并且对载波相位偏差敏感。缺

3、陷开展了改良，提出了GA-TED（Gardner Timing Error Detection）算法，其优点是不需要预知判定信息，且独立于载波同步，并且适合FPGA 实现。改良的Gardner 算法，并将其应用于M-PSK 系统。提高了Gardner 算法的抗自噪声能力，即降低了对本地时钟的要求。 本文基于FPGA 平台并采用Gardner 算法设计，其中，内插滤波器采用Farrow 构造，定时误差检测采用GA-TED算法。同时对传统Gardner算法构造开展了改良，使环路滤波器和NCO的参数可由外部控制器设置，以适应不同速率的基带码元，实现通用的位同步器的设计方案。此外，本设计方案还对FPG

4、A 代码开展了优化，节省了大量硬件资源。开展了仿真和分析，给出了仿真结果，证实了该方案的可行性。 1 传统Gardner 算法与改良 1.1 传统Gardner算法基本原理 传统Gardner算法构造如图1所示。 在图1中，输入的连续时间信号x（t） 码元周期为T,频带受限。在满足奈奎斯特定理的条件下，接收端采用独立时钟对x（t） 开展采样。内插滤波器计算出内插值y（k），送至定时环路开展误差反应和参数调整，并与控制器输出的位同步脉冲BS一起送往解调器的抽样判决器。 定时环路包含定时误差检测、环路滤波器和控制器。定时误差检测提取插值时刻和判决时刻的误差；该误差经环路滤波器滤除高频噪声后送给控制

5、器；控制器计算插值时刻（即为位同步信号的2倍频）和误差间隔。插值时刻和误差间隔用于调整内插滤波器的系数，使插值时刻尽可能与判决点同相，终实现位同步信号的提取。 1.2 改良的Gardner算法构造 从上节可以看出，传统Gardner算法无法满足较宽速率范围基带信号的位同步要求。为实现该要求，本设计在FPGA 平台的根底上，对算法实现构造开展了改良，改良构造如图2所示。 图2中，内插滤波器采用Farrow构造的FIR 滤波器实现，滤波器系数实时计算；定时误差检测采用独立于载波且采样点较少的GA-TED 算法；环路滤波器、内部控制器可由外部控制器设置参数，基带码元速率变化时，相应参数可以随之变化。

6、因此，本设计可以满足位同步器的通用性要求。 该同步器工作过程如下：外部控制器根据基带码元速率设置相应参数，通过外部控制器接口将控制、地址和数据信号分别送往分频器、环路滤波器和内部控制器。时钟电路分别提供采样时钟和FPGA 时钟，FPGA工作时钟在片内通过分频器产生所需频率的时钟，供FPGA 各模块使用。输入连续时间信号x（t） 经由独立时钟控制的ADC 开展采样，转换为8 位数字信号送至FPGA 内，符号化后变为有符号数字序列，送入内插滤波器模块。内插滤波器根据输入信号的采样值和内部控制器给出的参数k,在每个插值时刻kTi 计算出判决点的内插值y（kTi）。定时误差检测计算出误差 （n），输出

7、至环路滤波器。环路滤波器依据当前的参数设定，滤除噪声并将误差信息送给内部控制器。内部控制器以NCO为，根据处理后的误差信息和设定的频率字参数调整插值时刻kTi,使之尽可能接近判决时刻，并输出位同步脉冲BS,同时计算出误差间隔k 送给内插滤波器，开展内插值计算，终完成定时信息的恢复。 2 FPGA设计 2.1 整体构造设计 根据图2的算法构造，FPGA设计采用模块化方式，整体构造的顶层图如图3所示。 从图3可以看到，该设计包含分频器（DIV_FRE）、符号化（SYM）、内插滤波器（INTERPOLATION）、定时误差检测（TED）、环路滤波器（LPF）、内部控制器（INTER_CTL）和外部控制器接口的时序电路（EXTER_CTL）共7个模块。其中，分频器由片外晶振提供时钟输入，分频后为片内其他模块提供相应时钟。其中码元时钟的分频系数可由外部控制器通过接口开展设置。符号化是将A/D采样产生的无符号数转换为有符号数，以便后续模块开展带符号的运算。 外部控制器接口的时序电路将外部控制器送来的控制信号（ALE和RD）、地址信号（P2.0、P2.1）和数据信号（P0口）、转换为FPGA 内分频器、环路滤波器和NCO的使能信号和参数，