数字电子技术基础-第3章-数字电子技术基础-第2次课课件

1、数字电子技术基础 1第3章 组合逻辑电路 2第3章 组合逻辑电路 概述3.1 组合电路的基本分析方法和设计方法3.2 加法器和数值比较器3.3 编码器和译码器3.4 数据选择器和分配器3.5 用中规模集成电路实现组合逻辑函数3.6 只读存储器3.7 组合电路中的竞争冒险3二、组合电路逻辑功能的表示方法 用来表示逻辑函数的几种方法逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。 三、组合逻辑电路的分类 1、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。 2、按照使用基本开关元件不同划分：CMOS、TTL等。 3、按照集

2、成度不同划分：SSI（Small Scale IC，小规模集成电路 ）、MSI （Medium Scale IC，中规模集成电路 ） 、LSI （Large Scale IC，大规模集成电路 ） 、VLSI （Very Large Scale IC，超大规模集成电路 ）等。5 3.1 组合电路的基本分析方法和设计方法 一、分析方法 根据给定的逻辑图写出输出函数的逻辑表达式。 化简逻辑表达式，求出输出函数的最简与或表达式。 列出输出函数的真值表。 描述电路的逻辑功能。 所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。 3.1.1 组合电路的基本分析方法 给定组合逻辑电路写输

3、出逻辑表达式化简分析其功能列出真值表分析其功能6二、分析举例：解 ： 、根据逻辑图写输出逻辑表达式并化简1：组合逻辑电路如图，试分析其逻辑功能。、根据逻辑表达式列真值表、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&YAB01100 00 11 01 1YA B7分析举例2：分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&ABCDY解1. 逐级写输出函数的逻辑表达式WX2. 化简3. 列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0

4、0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111000000004. 功能说明：当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。82：试分析图示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为： 10 3.1.2 组合电路的基本设计方法 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 分析设计要求，确定输入、输出信号及它们之间的因果关系。 设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也

5、简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。 组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。12 二、设计举例 例1：试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。 解：分析：“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C 分别代表参加表决的3个成员，并约定逻辑变量取值为0表示反对，取值为1表示赞成； 逻辑函数Y表示表决结果。Y取值为0表示决议被否定，Y取值为1表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1

6、时，函数Y的值为1，其他情况下函数Y的值为0。141、列真值表2、由真值表可写出：Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3、填卡诺图化简逻辑函数000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1YA B C 4、 输出函数式Y=AB+BC+AC5、用与门、或门设计电路6、用与非门设计电路 思考：若只用二输入与非门设计电路，如何画逻辑图？提示：的形式画逻辑图。将函数式化为&1ABCY&ABCY&15首先确定输入变量： 设：A,B,C为输入变量分别代表参加表决的逻辑变量，Y为输出变量，表示输出结果。

7、规定：A,B,C为1表示赞成，为0表示反对。Y=1表示通过，Y=0 表示反对。ABAC第二步：函数化简第三步：画逻辑电路图解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY& 例2：设计一个三变量表决器，其中A具有否决权。BCA000111100111116 例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 解：设定变量和状态赋值：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0

8、；灯亮时Y为1，灯灭时Y为0。 列真值表：根据逻辑要求列出真值表如下。 逻辑表达式：由真值表得逻辑逻辑表达式已为最简与或表达式A BY0 000 111 011 1017画逻辑电路图：用与非门实现用异或门实现18 列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循环码排列变量S、A、B、C的取值较好，如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1

9、01 0 1 11 0 0 11 0 0 0YS A B C 进行化简 由下图所示Y的卡诺图可得101001010000000 0BC10110001SA0001111020 画逻辑图 用异或门和与门实现。 变换表达式 逻辑图：如下图所示。11&ABCSY21练习：设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。解3. 画逻辑图&1&111RGYZ23作业题P225 题3.1(a) P226 题3.524逻辑图曾用符号国标符号半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi

10、函数式262. 全加器（Full Adder）两个 1 位二进制数相加，考虑来自低位的进位。 Ai + Bi + Ci -1 ( 来自低位进位 ) = Si ( 和 ) Ci ( 向高位进位 )1 0 1 1- A 1 1 1 0- B+-来自低位进位100101111真值表标准与或式Ai Bi Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiAi Bi Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位27卡诺图全加器（Full Adder）AiBiCi-101000111101111SiAiBiCi-1010001

11、11101111Ci圈 “ 0 ”最简与或式圈 “ 1 ”28(b) 用与或非门和非门实现&1&1111CiSiAiBiCi-1303. 集成全加器TTL：74LS183CMOS：C661双全加器74LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A2B2CIn 2COn+1 2F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 31二、加法器（Adder）实现多位二进制数相加的电路1. 四位

12、串行进位加法器特点：电路简单，连接方便速度低 = 4 tpdtpd 1位全加器的平均 传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI322. 超前进位加法器 作加法运算时，各位数的进位信号由输入二进制数直接产生。特点优点：速度快缺点：电路比较复杂33逻辑结构示意图超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI343. 2. 2 数值比较器（Digital Comparator）一、1 位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真值表函

13、数式逻辑图 用与非门和非门实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100=100=100=100=010001=001=001=001B = B3B2B1B0LGM4位数值比较器A3 B3 A2 B2 A1 B1 A0 B036G = (A3B3)(A2B2) (A1B1)(A0B0)&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A04 位数值比较器M = A3B3+ (A3B3) A2B2 + (A3B3)(A2B2) A1 B1+ (A3B3)(A2B2)(A1B1)

14、A0B01 位数值比较器AiMiBiAiBiAiBiLiGiAiBi&1&1&L = M G =M+G37扩展：级联输入 集成数值比较器 74LS85 (TTL) 两片 4 位数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS85比较输出1 8 位数值比较器低位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 38比 较 输 入级 联 输

15、入输 出A3B3A2B2A1B1A0B0ABFA B001=001=001=001=001001=010010=100100100=100 4 位集成数值比较器的真值表级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 。= B 只是为了电路对称，不起判断作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成数值比较器 CC15485(CMOS)扩展： 两片4 位 8 位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15

16、 14 13 12 11 10 9CC14585 C6631低位比较结果高位比较结果1403. 3 编码器和译码器3. 3. 1 编码器（Encoder）编码：用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）二进制编码器二十进制编码器分类：普通编码器优先编码器2nn104或Y1I1编 码 器Y2YmI2In代码输出信息输入编 码 器 框 图41一、二进制编码器用 n 位二进制代码对 N = 2n 个信号进行编码的电路 3 位二进制编码器(8 线- 3 线)编码表函数式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3

17、+ I5 + I7输入输出 I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。输 入输 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I342函数式逻辑图 用或门实现 用与非门实现Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y243优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7 I0编码表输 入输 出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0

18、1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函数式Y2 = I7 + I6 + I5 + I42. 3 位二进制优先编码器Y1 = I7+I6+I5I4I3+ I5I4I2Y0 = I7 + I6I5 + I6I4I3 + I6I4I2I144输入输出为原变量逻辑图输入输出为反变量Y2Y1Y0111&111111111111111I7I6I5I4I3I2I1I045用 4 位二进制代码对 0 9 十个信

19、号进行编码的电路1. 8421 BCD 编码器2. 8421 BCD 优先编码器3. 集成 10线 -4线优先编码器（74147 74LS147）三、几种常用编码1. 二-十进制编码8421 码 余 3 码 2421 码5211 码 余 3 循环码 右移循环码循环码（反射码或格雷码）ISO码ANSCII（ASCII）码二、二-十进制编码器2. 其它二-十进制编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3463.3.2 译码器（Decoder）编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器(Binary Decoder) 输入 n 位二进制代码如： 2 线 4 线译码

20、器3 线 8 线译码器4 线 16 线译码器A0Y0A1An-1Y1Ym-1二进制译码器输出 m 个信号 m = 2n471. 三位二进制译码器( 3 线 8 线)真值表函数式A0Y0A1A2Y1Y73 位二进制译码器0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1483 线 - 8 线译码器逻辑图000 输出

21、低电平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111492. 集成 3 线 8 线译码器 - 74LS138引脚排列图功能示意图输入选通控制端芯片禁止工作芯片正常工作VCC 地1324567816151413121110974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y

22、5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 503. 二进制译码器的级联两片3 线 8 线4 线-16 线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位Y7 10工作禁止有输出无输出 1禁止工作无输出有输出0 78 1551三片 3 线- 8 线5 线 - 24 线（1）（2）（3）输 出工 禁 禁禁 工 禁禁 禁 工0 00 11 01 1禁 禁 禁全为 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y