实验五 指令调度和延迟分支

1、实验 5 指令调度和延迟分支一.实验目的加深对指令调度技术的理解。加深对延迟分支技术的理解。熟练掌握用指令调度技术解决流水线中的数据冲突的方法。CPUCPU二.实验内容和步骤:MIPSsim。口中各段的功能，掌握各流水寄存器的含义。指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)5个过程段，共有7 条指令连续输入此流水线IF 段(取指)：取指令，控制器必须具备能自动地从存储器中取出指令的功能ID段（译码存器EX（执行MEM（访存回寄存器堆F 到B 、 浮点乘法部件和浮点除法部件配应的变化。、选择“配置”-“流水方式”选项，使模拟器工作于流水方式下。1）

2、MIPSsim。schedule.s。关闭定向功能。执行所载入的程序。通过查看统计数据和时钟周期图，找出并记录程钟周期数。调度前：RAW 发生的冲突周期数：2、3、5、6、8、9、11、12、15、16、18、19、21、22、25、26由以上可知：RAW 数据冲突发生了 16 次，其中load 停顿 6 次，自陷停顿1 次，停顿周期总数17 次执行过程中各种冲突发生次数：16 次程序执行的总时钟周期数：33 次发生冲突的指令组合：TEQ$r0,$r0 ADDIULW $r2,0($r1) 与上条写后读冲突；ADD $r4,$r0,$r2 与上条指令写后读冲突； SW $r4,0($r1） 与

3、上条指令写后读冲突； LW $r6,4($r1)ADD$r8,$r6,$r1与上条指令写后读冲突；MUL$r12,$r10,$r1ADD$r16,$r12,$r1与上条指令写后读冲突；ADD$r18,$r16,$r1 与上条指令组件冲突SW$r18,16($r1) 与上条指令写后读冲突； LW$r20,8($r1)MUL$r22,$r20,$r14 与上条指令写后读冲突；after-schedule.s 中。after-schedule.s。周期数。调度后：19，其中RAW 2 load 0 次、自陷停顿1 15.78947%。根据记录结果，比较调度前和调度后的性能。论述指令调度对于提高CPU

4、 性能的作用。33 降低到CPU 的使用率，大大减少了指令冲突的次数，提高CPU 的性能。指令CPU 性能的发挥好坏。、用延迟分支减少分支指令对性能的影响。MIPSsim。branch.s。关闭延迟分支功能。单击“配置” 即为默认状态执行该程序。观察并记录发生分支延迟的时刻。没有采用分支延迟：答：发生分支延迟的时刻为：第 18 周期。记录执行该程序所用的总时钟周期数。38RAW 16 次、load 4 0 次、自1 50%。假设延迟槽有 1个，对 branch.s进行指令调度，然后保存“delayed-branch.s”中。delayed-branch.s。打开延迟分支功能。单击“配置”执行该

5、程序。观察其时钟周期图。采用分支延迟：记录执行该程序所用的总时钟周期数。26RAW 4 load 2 1 次。总停19.23077%。见上图CPU 性能的作用。答：没采用分支延迟的时候周期总数为38，采用分支后的周期总数为26，可知，在使用延迟槽后，指令在运行到跳转指令时，不会出现延迟等待，则能够提高CPU CPU CPU 性能的影响是很显著的！(Branch delay slot)，简单地说就是位于分支指令后面的一条指令，不管分支发生与否其总是被执行，而且位于分支延迟槽中的指令先于分支指令，不管分支发生与否其总是被执行，而且位于分支延迟槽中的指令先于分支指(commit)。三.实验结果分析CPUCPU 性能的影响是显著的。1CPU指令调度：为了减少停顿，对于无法使用定向技术解决的问题，可以通过指令调度让指令顺序重新组织后能消除部分的数据冲突，指令调度的优劣直接影响CPU 性能的发挥好坏，好的指令调度可以让指令周期大幅度减少。指令调度对 CPU 性能的影响：指令调度技术减少了指令冲突的次数，提高了 CPU 的性能。2.延迟分支：位于分支指令后面的一条指令，不管分支发生与否其总是被执行，而且位于分支CPU延迟分支对 CPU 性能的影响：延迟分支减少分支指令能够稍微提高