组成原理课设-循环冗余校验码生成与实现

1、课 程 设 计 报 告课程设计名称：组成原理课程设计课程设计题目：循环冗余校验码生成电路的设计与实现院（系）：计算机学院专班学姓业：计算机科学与技术级：号：名：指导教师：指导教师评语：审查结论：年月日本人声明：所呈交的报告（含电子版及数据文件）是我个人在导师指导下独立进行设计工作及取得的研究结果。尽我所知，除了文中特别加以标注或致谢中所罗列的内容以外，报告中不包含其他人己经发表或撰写过的研究结果，也不包含其它教育机构使用过的材料。与我一同工作的同学对本研究所做的任何贡献均己在报告中做了明确的说明并表示了谢意。报告资料及实验数据若有不实之处，本人愿意接受本教学环节“不及格”和“重修或重做”的评分

2、结论并承担相关一切后果。本人签名:日期：年月日I沈阳航空航天大学日止 ； 2 447 2 . 第4教研室审核意见：同意（） 不同意（ ） 教研室主任签字：II课程设计总结：软件环境掌握不够熟悉，软件进行电路的接。在连接电路过程中出现很多问题，如成了电路的连接。该电路能够实现所需功能。这次课程设计的任务是做 CRC 码生成电路的设计与实现。一开始是对CRC 码的认识存在误区，没有真正认识CRC 码的生成过程，通过查教材和辅装。封装是老师要求的重点，开始我并不在意，后来电路图的连线越来越多，的实践动手能力。虽然过程中有迷茫，但是我坚信我可以做到。大的提高。为将来参加实际工作奠定了良好的基础。老师接

3、受我最真挚的诚意，让我成长让我掌握的更多！III目录第章 总体设计方案 .11.1 设计原理.11.2 设计思路.21.3 设计环境.3第章 详细设计方案 .42.1 顶层方案图的设计与实现.42.1.1创建顶层图形设计文件 .42.2 功能模块的设计.42.2.1移位寄存器的设计 .52.2.2模2除法器的设计 .62.3 CRC码生成电路整体仿真.9第章 编程下载与硬件测试 .123.1 器件的选择与引脚锁定.123.2 编程下载.133.3 硬件测试及结果分析.13参考文献 .16附 录（电路原理图） .17IV第 1章 1.1 循环冗余校验码(Cyclic Redundancy Che

4、ck,CRC)简称为循环码或 CRC 码。此码可以发现并纠正信息在存储或传送过程中连续出现的多位错误代码。计算机常用的二进制信息沿一条信号线逐位在设备之间传送称为串行传送，CRC 码常用于串行传送过程中的检错与纠错。CRC 码一般是指 n 位信息码之后拼接k 位校验码。CRC 码是一种从n 位信息码能简便的得到 k 位校验码，并且能从n+k位信息码中判断是否出错。首先输入信息码，根据信息码由多项式因子的计算公式得到相应的校验码，然后将进行移位的信息码与得到的校验码进行拼接，即可得到正确的 CRC 码。CRC 码是基于模 2 运算而建立编码规律的校验码。在进行 CRC 计算时，采用二进制（模 2

5、）运算法，即加法不进位，减法不借位，其本质就是两个操作数进行逻辑异或运算。设待发送数据为 D(x)，生成多项式为 G(x)。信息码长 k 位,校验码长 n-k位,则编码后的码长为 n 位。如表 1.1：表 123knD DD. D D设被校验的数据表示为一个阶的多项式M ( x ) D是一个 k k 1k 2101 Dxk 2 . . D x1 D(1-1)xk k 1k 210多项式中的系数 D 的取值为 0 或 1 M ix的 x 是一个伪变量，用 指明各位的位置。设校验码 P 长度为 ，将被校验数据 D左移 r 位后的结果为 r位DD. D D 00 . 00k 1k 2101将 D左移

6、 r位的目的是给 D右边添加 r个 0，形成位长度二进制代码，rx其多项式形式为 M(x) 1.1 所示，CRC 码由 k 位数据 D和 r 位校验码 P组成，求校验码 P 的多项式 R(X)的方法如下：M (x) xrG(x)R(x)G(x)(1-2) Q(x) Q(x)是商，R(x)R(x)所对应的二进制代码是校验码P。可以证明存在一个最高次幂为 n- k=r 的多项式 G(x) ,即式中 G(x),称为生成多项式。由式可以推导出M (x) xr R(x)G(x)(1-3) M (x)由式可知，CRC 码可被 G(x)整除，余数必然为 0。根据这一特性，接收方将收到的 CRC 码被G(x)

7、除，若余数为 0，则表明传送过程中没有错误发生，若出现一位错，根据余数与出错位一一对应的关系，可利用余数对错误码进行定位。1.2 根据课设题目要求，可知本次实验主要是完成(7，4)码生成电路的设计与实现。CRC 码生成电路的核心主要由移位寄存器和模2 除法器构成，信息位以串行的方式输入。模块划分如图 1.1：图 依据 CRC 4 位二进制数据D左移 3 位后，与生成多项式G(x)做模 2 除法，并将得到的3 位余数与 4 位信息码拼接成 7 位 CRC 2 块，与门，异或门等电子元件。移位寄存器由7 个 D触发器构成。模2 除法器由若干两输入与门,若干两输入异或门和 D触发器构成。21.3 （

8、）硬件环境：伟福 COP2000 型计算机组成原理实验仪、XCV200实验板、计算机。COP2000 集成开发环境是为 COP2000 实验仪与 PC 机相连进行高层次实验的配套软件，它通过实验仪的串行接口和 PC 机的串行接口相连，提供汇编、 FPGA Windows下运行。COP2000 运行界面如图 1.2 所示。图 （）EDA环境：Xilinx foundation f3.1 是 Xilinx 公司的可编程期间开发工具，该平台（如图1.3 现工具、设计验证工具三大部分组成。Xilinx foundation f3.1 界面图3第 2章 2.1 顶层方案图实现 CRC 码的生成的逻辑功能

9、，采用原理图设计输入方式完成，电路实现基于 XCV200 可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到 XCV200 指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层图形文件的设计实体主要由 CRC 主要由移位寄存器元件-YW、模 2 除法器元件-M2C 构成。如图 2.1 所示。图 利用 Xilinx foundation f3.1 生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。2.2 CRC 码的生成与校验是基于移位寄存器和模2 设计如下。42.2.1移位寄存器的设计该模块由 7 个 D 触发器相连接

10、构成，数据通过 D端串行输入到 D 触发器中。每过一个时钟脉冲，输入的数据左移一位，经过7 个脉冲后，由7 个 D触发器的Q端并行输出所输入的数据。（）创建元件图形符号 MOV MOV Xilinx foundation f3.1 编译器中的如下步骤实现：Tools=Symbol 下一步。CP、D 是输入信号，Q6、Q5、Q4、Q3、Q2、Q1、Q0是输出信号。其元件图形符号如 2.2 所示：图 （）创建控制器设计原理图移位寄存器的原理框图如图 2.3 所示。图 5（）移位寄存器功能仿真对创建的控制器模块进行功能仿真，验证其功能的正确性，可用XilinxFoundation f3.1 编译器

11、Simulator D 串行输入数据 ，得到结果。仿真结果如图 2.4 所示：图 7 Q6-Q0的结果为 。第二组测试数据 D端输入 1110 2.5 所示：图第二组仿真结果如图所示，串行输入数据 1110，经过 7 个时钟周期后输出Q6-Q0的结果为 。2.2.2模 2除法器的设计模 2 运算的特点是不考虑进位和错位的运算，期规律如下： 模 2 加和模 2 减的结果是相等的，即。可见，两个相同数的模 2 和恒为 0。6 模 2 乘是按模 2 和求部分积之和。 模 2 除是按模 2 1 1 0 0。当部分余数的位数小于除数的位数时，该余数即为最后余数。该模块由 D(7,4)校验码，可采用图6

12、所示电路，产生 3 位的余数 Q2、Q1、Q0。图中的模 2 减用异或门实现，左移一位由移位寄存器实现；用异或门的输出控制左边一位寄存器的D输入端，可同时实现模2 减和左移。用最左一位 D触发器的取值控制是否做模 2 减，当其为1 时，减去的数就是生成多项式 G(x)，为 0 时减去的就是 0000。这里，被除数 D 是逐位串行送到移位寄存器的，且由 CP 脉冲同步。其设计过程如下：（）创建元件图形符号为能在图形编辑器原理图设计输入方式中调用 MOD2 MOD2 Xilinx foundation f3.1 编译器中的如下步骤实现：Tools=Symbol 下一步。、D、A2、A0是输入信号，

13、Q2、Q0 是输出信号。其元件图形符号如图2.6 所示：图 （）创建控制器设计原理图用各种门电路连接实现具体实验原理电路图，如图 2.7 所示。7图 模2（）模 2除法器功能仿真对创建的控制器模块进行功能仿真，验证其功能的正确性，可用 XilinxFoundation f3.1 编译器 Simulator D 端串行输入数据 ，得到余数 Q2、Q1、Q0为 010。仿真结果如图 2.8 所示：图 模2 1100输入到 D 7个时钟周期的模 2 除法器运算后，得到三位余数 Q2-Q0为 010。第二组测试数据 D端串行输入 1110，得到余数Q2Q1Q0为 100。仿真结果如图 2.9 所示：8

14、图 模2 1110输入到 D 7个时钟周期的模 2 除法器运算后，得到三位余数 Q2-Q0为 100。2.3 仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，添加仿真信号，对选定的输入信号设 2.1 D输入信息码 ，A输入循环校验码 ，G0、G1、G2、G3 输入生成多项式 。表 DQ60Q50Q40Q20Q10Q0111000001111111000001100001100001111001110101100011100010（）功能仿真结果与分析功能仿真波形结果如图 2.1

15、0 所示，仿真数据结果如表 2 所示。对表 2 与表 19图 输入信息码为：1100，生成多项式为：1011，应用模 2 除法器可以求出三位余数为 010 ，然后把余数和信息码拼接可以得到 CRC 编码为：1100010。第二组测试数据 D端串行输入 1110 和设置的参数如表 2.2 所示。表 DCLOCKQ60Q50Q40Q30Q20Q10Q01000001100001110001101001100101110101110100仿真结果如图 2.11所示：10图 输入信息码为 1110，经过移位寄存器 7 个 D 触发器变换后为 1110000；模 2除法器输入的也是 1110四位二进制数

16、，经运算得余数100。最终将余数与信息码拼接可得到 CRC 1110100。11第 3章 3.1 （）器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为 Xlinx XCV200 软件中可用芯片。（）引脚锁定把顶层图形文件中的输入/输出信号安排到 Xlinx XCV200 芯片指定的引脚上去，实现芯片的引脚锁定，各信号及 Xlinx XCV200 芯片引脚对应关系如表 3.1所示。表 图形文件中的输入输出信号D123.2 利用 COP2000 .bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。3.3 利用

17、 XCV200 实验板进行硬件功能测试。CRC码生成和校验的输入数据通过XCV200 XCV200实验板的 LED指示灯实现，其对应关系如表 3.2 所示。表 XCV200 芯片引脚信号XCV200 实验板K1:0XCV200 芯片引脚信号XCV200 实验板DQ6Q5Q4Q3Q2Q1Q0A6A5A4A3A2A1A0CLOCKK0:3利用表 2.1 中的输入参数作为输入数据，逐个测试输出结果，即用 XCV200实验板的开关组 K0 中的 1，2，3，4 输入多项式数据 ，用开关组 K1 中的 1号开关串行输入信息码 ，同时观察发光二极管组 A0-A6 的输出，得到如表3.3 所示的硬件测试结果

18、。表 D11000001111111000110000001100011000011100110101100111001013由表 2.1 和表 3.3 正确。其硬件测试最后结果如图 3.1 所示：图 由开关组 K1的 1 号开关串行输入信息码 7 个周期的 CLK 时钟信号后，发光二极管 A6-A0 显示为 ，产生的 CRC 校验码完全正确。利用表 2.2 中的输入参数作为输入数据，逐个测试输出结果，即用 XCV200实验板的开关组 K0 中的 1，2，3，4 输入多项式数据 ，用开关组 K1 中的 1号开关串行输入信息码 1110，同时观察发光二极管组 A0-A6 的输出，得到如表3.4 所示的硬件测试结果。表 输入CLOCK输出Q3DQ60Q50Q40Q20Q10Q01000000111401110由表 2.2 和表 3.4 确。其硬件测试最后结果如图 3.2 所示：图 由开关组 K1的 1 号开关串行输入信息码 1110 7