键盘、LED发光实验报告

1、EDA设计课程实验报告实验题目：键盘、LED发光实验学院名称：专业：班级：姓名：高胜学号小组成员：指导教师：一、实验目的通过实验让同学们进一步了解、熟悉和掌握FPGA开发软件的使用方法及Verilog HDL 的编程方法，并熟悉以Verilog HDL文件为顶层模块的设计;学会和体会分支条件语句case 的使用方法及FPGA I/O 口的输出控制。二、设计任务及要求smartSOPC试验箱上有八个按键KEY广KEY8和八个发光二极管LED广LED8。在 smartSOPC试验箱上有KEY广KEY8通过跳线JP6的KEY广KEY8分别与芯片的121124、143、 141、158、和156引脚相

2、连（QuickSOPC芯片板上的KEY广KEY4与SmartSOPC试验箱上 KEY广KEY4是并接的）。本试验的内容是要求在SmartSOPC试验箱上完成对8个键盘 KEY广KEY8进行监控，一旦有键输入则判断其键值，并点亮相应个发光二极管。三、系统设计1、整体设计方案FPGA的所有I/O控制块允许每个I/O引脚单独配置为输入口，不过这种配置是系统自 动完成的。当这种I/O 口被设置为输入口使用时（如定义key0为输入引脚：input key0;）, 该I/O控制模块将直接使三态缓冲区的控制端接地，使得该I/O引脚对外呈高阻态，这样 该I/O引脚可作为专用输入引脚。正确分配并锁定引脚后，一旦

3、在KEY广KEY8中有键输入， 即可判断其键值并作出相应的处理。2、功能模块电路设计（1）输入输出模块框图（见图1）图1（键盘led发光模块图）（2）模块逻辑表达（见表1）表1（按键led发光真值表）keyled11111110111111101111110111111100111110111111100011110111111100001110111111100000110111111100000010111111100000000111111100000000else11111111(3)算法流程图(见图2)(4) Verilog源代码module ledkey(key,led); /模块

4、名 ledkeyinput 7:0key;/输入按键状态output 7:0led;/输出 led 发光状态reg 7:0k;/定义8位按键状态寄存器kreg 7:0l;/定义8位led状态寄存器lassign led=l;/输出led发光状态选择always (key)/定义按键信号变化触发begin k=key;/按键状态选择case (k) 8b11111110:l=8b11111110; /亮一盏 led 8b11111101:l=8b11111100; /亮二盏 led 8b11111011:l=8b11111000; /亮三盏 led 8b11110111:l=8b11110000

5、; /亮四盏 led 8b11101111:l=8b11100000; /亮五盏 led 8b11011111:l=8b11000000; /亮六盏 led 8b10111111:l=8b10000000; /亮七盏 led 8b01111111:l=8b00000000; /亮八盏 led default:l=8b11111111;/不亮endcase end endmodule四、系统调试1、仿真调试(1)仿真代码timescale 1ns/1ns module ledkey_tp;reg 7:0key;wire 7:0led;ledkey u1(key,led);initialbegin

6、#100 key=8b11111110;#100 key=8b11111101;#100 key=8b11111011;#100 key=8b11110111;#100 key=8b11101111;#100 key=8b11011111;#100 key=8b10111111;#100 key=8b01111111;#100 key=8b00111111;#100 $finish;endinitial $monitor($time,%b,%b”,key,led);endmodulemodule ledkey(key,led);input 7:0key;output 7:0led;reg 7:

7、0k;reg 7:0l;assign led=l;always (key)begink=key;case (k)8b11111110:l=8b11111110;8b11111101:l=8b11111100;8b11111011:l=8b11111000;8b11110111:l=8b11110000;8b11101111:l=8b11100000;8b11011111:l=8b11000000;8b10111111:l=8b10000000;8b01111111:l=8b00000000;default:l=8b11111111;endcaseendendmodule（2）仿真波形图（见图3）（3）波形分析xxxxxxxx,xxxxxxxx10011111110,11111110200 11111101,11111100#30011111011,11111000#40011110111,11110000#50011101111,11100000#60011011111,11000000#70010111111,10000000#80001111111,00000000#90000111111,11111111（4）引脚图表2-1引脚