集成电路原理与设计之一数字教案-chap

类NMOS电路VDDVDDVinPMOS逻辑块VoutVinVoutVDDNMOS逻辑块类NMOS电路结构类PMOS电路结构类NMOS电路分析等效反相器方法直流特性:22r

DDTNV

VVOH

VDD

,

VOLDD

TP2K

VVIon

KP

VDD

VTP类NMOS属于有比电路，为保证低电平合格,要有合适的比例因子Kr。Kr

=KNeff

/

KP瞬态特性:

上升时间同CMOS反相器;在忽略负载管电流情况下,下降时间也同CMOS反相器。类NMOS电路设计设计一个类NMOS反相器,要求已知

5V,VTN

VTP

1V,

n

2p当Vin

Vit

0.5VDD时，NMOS饱和、PMOS线性VDD

Vout2TP

out

TPP

DDKN

Vin

VTN

K

V

2

2

0

V0

V

V

6rKP

KN得到

K要求WN

3WPLL2DD

TPOLVV

0.33V验证

V

DDTN2Kr

V

V满足VOL

VTN的要求。版图设计考虑

W

如果要求Kr大,PMOS管采用倒宽长比可以减小面积。例如：4输入类NMOS与非门，根据性能要求得到

L

L

4

W

,采用1.2μm设计规则，有两种方案。

N

P,

P=1.8

μm,

WN=7.2μm1）取L=1.2μ则面积性能A

1.81.2

4

7.21.2

36.72tPHL

0.24ns,

tPLH

=1.4ns,

Ion

180μA2）取LN=1.2μm,WN=1.8

μm,WP=1.8μm，LP=4.8μm则面积性能A

1.8

4.8

4

1.2

1.8

17.28tPHL

0.6ns,

tPLH

=2.37ns,

Ion

48.5μA类NMOS电路优缺点优点：n

输入逻辑门需要（ ）个MOS管，在实现复杂逻辑门时有利于减小面积。缺点：是有比电路，达不到最大逻辑摆幅，有较大的静态功耗，由于要求Kr>1，类NMOS电

升时间长，（对类PMOS电路下降时间长）。应用：适用于对面积要求严格，而性能要求不高的情况。MOS传输门逻辑电路传输门的结构VcVinVoutCLVoutVinCLVcCMOS反相器NMOS传输门Pass

Transistor源、漏端不固定双向导通CMOS传输门TransmissionGateNMOS,PMOS并联源、漏端不固定栅极接相反信号两管同时导通或截止NMOS,PMOS串联源端接固定电位、漏端输出栅极接相同信号两管轮流导通或截止NMOS传输门传输高电平特性Vc(G)(s)CLVoutVin(D)Vin=VDD,Vc=VDDHints:VD=VG,器件始终处于饱和区,直到截止（类似于饱和负载的特性）源端NMOS传输门传输低电平特性VcHints:器件先处于饱和区，

VoutVin(G)(D)Vin=0,Vc=VDDC

L漏端(s)后处于线性区（类似于CMOS反相器中的NMOS管）PMOS传输门传输特性Vc(G)CLVoutVin(s)(D)漏端传输高电平情况器件先处于饱和区，后处于线性区传输低电平情况器件始终处于饱和区,直到截止CMOS传输门传输高电平特性VDDVoutC

LVDD传输高电平分为3个阶段：VTP

,（1）

VoutNMOS和PMOS都饱和；（2）VTP

Vout

VDDVTN

,NMOS饱和,PMOS线性；NMOS截止,PMOS线性。（3）

Vout

VDD

VTN

,CMOS传输门传输低电平特性Vout0C

LVDDVout

VDD（1）传输低电平分为3个阶段：VTN

,

NMOS和PMOS都饱和；VTNtVou

VTP

,NMOS线性,PMOS饱和；（2）

VDDNMOS线性,PMOS截止。（3）

Vout

VTP

,CMOS传输门直流电压传输特性Vout单管导通VDDVDD-

VTN双管 导

通Vin-

VTP单管导通0VDDCMOS传输门导通电流的变化传输高电平传输低电平CMOS传输门导通电阻的变化1

11传输延迟时间tp

RonCL传输门导通电阻1RRon

R

N P

对称设计时

R

on2K

(VDD

2VT

)一个CMOS模拟开关的实际电路克服NMOS传输管的衬偏效应传输门的逻辑特点C一个MOS管可以看作一个可控AY开关(传输管)，Y=CA+CXAYC

1C

2C1两个传输管串联Y=C1C2A+C1C2XAYB两个传输管并联

Y=C1A+C2B+C1C2X+C1+C2XC2关键：避免输出不定态对控制信号有约束条件用传输门实现组合逻辑用传输门实现2输入或门的电路问题：为什么M1不用CMOS传输门用传输门实现异或功能的几种方案为避免阈值损失,使用CMOS传输门VDDABY传输门实现异或功能VDDAA=1时工作,实现ABBYA=0时工作,实现AB传输门阵列逻辑用NMOS传输门阵列实现多功能发生器Y

K3

AB

K2

AB

K1

AB

K0

AB：如何避免输出不定态电路的高、低电平，传输延迟时间多功能发生器的真值表Y

K3

AB

K2

AB

K1

AB

K0

AB用CMOS传输门构成多功能发生器传输门阵列的优点：结构简单、规整，逻辑组合能力灵活多样，便于版图自动化设计。传输门阵列的缺点：驱动负载的能力弱，单独的NMOS或PMOS传输门有阈值损失。互补传输晶体管逻辑(CPL)ComplementaryPass-transistor

Logic优点：非常简单规则的电路形式，具有很强的逻辑组合能力；用

补的输入信号

时产生一对互

的输出；模块式电路结构,用基本模块组

复杂功能电路。缺点：输出有阈值损失，噪声容限低，驱动能力差。可以在输出增加CMOS反相器改善性能。双传输晶体管逻辑(DPL)Double

Pass-transistor

LogicVDDB

B

ABAY

YB

A

B

A

B

A

BABABY

Y