微机原理题目及知识点整理

填空题1、8086CPU内部按功能可分为

总线接口单元

和

执行单元

两个独立单元。它们各自的主要功能是负责CPU对存储器和外设的访问

和

负责指令的译码、执行和数据的运算

。p17、p182、CPU总线包含三种不同功能的总线，双向的有

数据总线

和

控制总线

，单向的有

地址总线

。其中

地址总线

的位数决定了CPU可以直接寻址的内存范围。比如，8088CPU有20

根数据总线，

⑩

根地址总线，所以，其最大内存容量

1MB

。p6//字节编址3、IO/M、WR和RD这三个信号构成了微机系统的基本控制信号，组合后可形成四种基本的总线控制，即

存储器读

、

存储器写

、

I/O读

和

I/O写

。p964、在最小组态下，8086CPU地址总线是由

3

片地址锁存器进行锁存和驱动，其数据总线采用

2

片数据总线收发器，以增加数据总线的驱动能力。 //8086地址线为20位，数据线为16位，地址锁存器与数据总线收发器均为8位。5、80386CPU对存储器的管理分为分段和分页管理机制，分段管理是将

逻辑地址

转换为

线性地址

；分页管理是将

线性地址

转换为物理地址。6、CPU对外设的输入/输出操作实际上就是对I/O接口中各端口的读/写操作。7、当CPU进行读操作时，外部数据通过数据总线送往CPU；当CPU进行写操作时，CPU数据输出到主存或外设。8、衡量微处理器的性能指标最主要是主频和字长。//主频：微处理器的时钟频率；字长：微处理器单位时间内的处理位数。9、8086的中断系统中硬件中断分为两类：一类是不可屏蔽中断，其是通过CPU的NMI引脚进入的；另一类是可屏蔽中断，其是通过CPU的INTR引脚进入的。p9710、接口技术是专门研究处理器和外部设备之间的数据传送方式、接口电路的工作原理和使用方法的。11、8086的中断系统以位于内存0段的000H~3FFH区域的中断向量表为基础，中断向量表中最多可容纳256个中断向量，这些中断对应的中断类型号为0~255。p156知识点整理CPU的读写操作、微处理器的性能指标：参考填空题6、7、8。中断响应中两个总线周期。p160主要是对于时序图的理解，熟悉书中160页内容，理解两个总线周期的作用。第一个周期8259A收到外设的中断请求（IR0~IR7），分析请求并向CPU请求中断（INT），CPU做出响应（INTA*），锁住总线（LOCK*），8259A在级联方式时选择从片（CAS0~CAS2，输出被响应中断的从8259A的编码）；第二个周期CPU发出第二个响应（INTA*），8259A把中断向量号送上数据总线（D0~D7），CPU利用向量号执行中断程序。主要理解其中“4）8259A收到第一个INTA有效信号后，使最高优先权的ISR置位，对应的IRR复位”即进入中断服务状态，“5）8259A在收到第二个INTA有效时，把中断向量号送上数据总线，供CPU读取”即让CPU处理中断。补充：关于中断还可能会考查关于中断级联的问答题，要求画出连接：三大总线，DB和AB决定什么。p7微机三大总线包括地址总线、数据总线和控制总线，是微处理器与存储器与I/O接口之间信息传输的通路。地址总线（AB）：由微处理器向外设的单向总线，用以传输微处理器将要访问的外设的地址信息。地址线的数量决定了系统直接寻址空间的大小。数据总线（DB）：微处理器与外设间数据传输线，为双向总线。读操作时，外设将数据输入微处理器，写操作时，微处理器将数据输出外设。数据线的数量决定了一次可传输数据的位数。控制总线（AB）：双向总线，用于协调系统中个部件的操作，有些信号线将微处理器的控制信号或状态信号送往外界，有些信号线将外界的请求或联络信号送往微处理器。控制总线决定总线功能强弱与适应性的好坏。DMA及相关。其传送过程涉及的信号。p140、p151、p189~p193直接存储器存取DMA是一种外设与存储器之间直接传输数据的方法，适用于需要数据高速大量传送的场合。DMA数据传送利用DMA控制器进行控制，不需要CPU直接参与。传送过程涉及的信号（参考p189~p190）：请求和响应信号：总线请求HRQ与总线响应HLDA（用以获取总线控制权）、通道请求DREQ0~DREQ3和通道响应DACK0~DACK3；传送控制信号：地址选通ADSTB和地址允许AEN（锁存和发送地址）、地址线A0~A7和数据线DB0~DB7（在传送期间分别用于输出低8位与高8位存储器地址）、存储器读MEMR*、存储器写MEMW*、I/O读IOR*、I/O写IOW*。8237控制下进行“存储器读写传送”对应有效信号、两个周期。DMA读：把数据从存储器传送到外设。MEMR*有效从存储器读数据，IOW*有效把数据写入外设；DMA写：把外设输入的数据写入存储器。IOR*有效从外设输入数据，MEMW*有效把数据写入存储器。DMA传送时序图:两个周期：空闲周期：复位后及没有DMA请求则处于空闲周期，8237A作为从设备受微处理器控制，在此周期8237A始终执行Si状态。有效周期：8237A在Si状态采样到DMA请求则进入有效周期，8237A作为主控芯片控制DMA传送操作。8253计数器位数及写控制字时A0、A1的状态。p177每一个计数器通道有一个16位减法计数器。写控制字时A0、A1的状态为1、1，即高电平。CS*A1A0I/O地址读操作RD*写操作WR*00040H读计数器0写计数器000141H读计数器1写计数器101042H读计数器2写计数器201143H无操作写控制字8255A控制字、分组、工作方式、端口位数。p203~控制字包括方式控制字及端口C置位/复位控制字，参考书p208~p209。分组：3个数据端口分为两组进行控制，A组控制端口A（PA0~PA7）和端口C的上（高）半部分（PC4~PC7）；B组控制端口B和端口C的下（低）半部分（PC0~PC3）。工作方式：有3种工作方式：方式0、方式1和方式2，参考书p204~p207。方式0基本输入输出方式，主要用于无条件传送和查询方式的接口电路，3个端口均可工作在此方式；方式1选通输入输出方式，主要用于程序查询和中断方式的接口电路，端口A和B可工作在此方式；方式2双向选通传送方式，适用于与双向传送数据的外设及程序查询和中断方式的接口电路，只有端口A可工作在此方式。端口位数：均为8位，注意C端口分上下。8259初始化命令字约定及确定使用哪个操作命令字。p163、p167初始化命令字必须按照ICW1~ICW4的顺序写入。ICW1（初始化字）和ICW2（中断向量字）必须写；ICW3（级联命令字）由ICW1的SNGL（D1，决定是否级联）决定，SNGL=1则不需写ICW3，SNGL=0则需写入ICW3；ICW4（中断方式字）由ICW1的IC4（D0）决定，为1要写，为0则不写。操作命令字的确定（参考书中p167的例子）：moval,0ah ;0AH=00001010Bout20h,alnopinal,20h看端口地址，20h为偶地址则A0=0，那么输出的命令字有ICW1、OCW2和OCW3（参考p159），再看命令字内容，ICW的D4固定为1，排除；OCW2的D4D3固定为00，排除；所以为OCW3。那么读了哪些内容？D2D1D0=010，所以是读了IRR的内容（参考p166表7-5）。如果为奇地址如何区分？奇地址输出的命令字有ICW2、ICW3、ICW4和OCW1，根本区分不出来，所以应该不考。同步异步的传输单位。p234异步通信以字符为传输单位，同步通信以帧为传输单位。CS作用、串行接口的典型结构。p239CS为片选信号，用以选中芯片，只有当一个芯片的片选信号有效时，微处理器才能对此芯片进行数据的输入输出。串行接口的典型结构参考书中p239~p240。主要是发送/接收的保持/移位寄存器组成的双缓冲结构对串/并数据的转换以及如何实现串行数据的发送与接收。串行数据的发送：来自CPU的并行数据存放在发送保存寄存器中，发送时数据进入发送移位寄存器，加入起始位、校验位和停止位逐位输出（串行数据）。串行数据的接收：接收到的串行数据在接收移位寄存器中去除起始位、校验位和停止位转换成并行数据，接收完一个字符后送入接收数据缓冲寄存器。高速缓存主要解决的问题。缓存数据，主要解决CPU与存储器之间速度不匹配的问题，以提高处理效率。接口技术研究的问题。CPU和I/O设备之间传送的信息。三种技术，编址方式。p134、p136、p140接口技术研究的问题：外设在工作原理、驱动方式、信息格式以及工作速度方面彼此差别大，不能与CPU直接相连，必须经过转换电路即I/O接口。传送的信息：数据信息、状态信息和控制信息。数据传送方式（三种技术）：程序方式（分为无条件传送与中断传送）、中断方式与DMA方式。p140编址方式：I/O端口与存储器地址独立编址、I/O端口与存储器地址统一编址及I/O地址译码。计算存储芯片构成存储系统。p110芯片的存储容量=存储单元数×每个存储单元的数据位数=2M×NM为地址信号（地址线数量），可以区别2M个存储单元，N为每个存储单元保存的数据位数。可参考书中p111的例子。中断分类相关。p153参考书中p153，除了分类还可以了解中断是如何产生的，以及对应的标志位。内部中断（软件中断）：除法错中断、指令中断、溢出中断、单步中断。外部中断（硬件中断）：非屏蔽中断、可屏蔽中断。结合引脚的总线四种操作组合。p96总线操作信号IO/M*WR*RD*存储器读MEMR*低高低存储器写MEMW*低低高I/O读IOR*高高低I/O写IOW*高低高分时复用技术。p95同一引脚在不同时刻具有不同的功能，优点是可以减少对外引脚的个数。常见的是地址总线和数据总线的复用，在不同的时钟周期输出不同的数据（参考书中p95）。为何需要接口电路：参考知识点12.8088的逻辑结构。参考p18的图2-2及上下文。主要是理解总线接口单元及执行单元的作用，分别执行哪些操作。地址加法器的作用（p23）：将逻辑地址中的16位段地址左移二进制4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得20位物理地址，以进行寻址。中断相关、中断向量、中断向量号计算。p156中断相关参考知识点14，对于中断向量可参考填空题11题。主要是中断向量号计算，依照公式中断向量的地址（物理地址）=中断类型号（n）×4来计算地址或类型号（也叫向量号），以及写出中断入口地址。这里举个例子（不是老师给的题）：PC机采用向量中断方式处理8级中断，中断号依次为08H～0FH，在RAM0:2CH单元开始依次存放23H、FFH、00H和F0H四个字节，该向量对应的中断号以及中段程序入口是？解答：每个中断向量在中断向量表中占4个字节。低16位存放中断程序的偏移地址IP，高16位存放中断程序的段地址CS。对于本题，中断类型号：2CH除以4得0BH；

中断程序入口地址CS：IP为F000:FF23H。这里要注意除法运算的进制问题，以及入口地址的书写。六个周期及相互关系、五个地址。p98、p23六个周期（p98）：指令周期：一条指令取值、译码到执行完成的过程。包含多个总线周期。总线周期也称机器周期：伴有数据交换的总线操作。包含多个时钟周期。时钟周期：CPU进行不同的具体操作，处于不同的操作状态。时间长度为时钟频率的倒数。空闲周期：时钟周期的一种，一般是芯片空闲时所处的状态，CPU在此状态进行内部操作，没有对外操作。等待周期：时钟周期的一种，一般是芯片等待是所处的状态，CPU在等待周期维持之前的状态不变，直到满足某种条件进入下一个时钟周期。//例子可参考p99的写总线周期。五个地址（p23）：物理地址：对应每个物理存储单元都有一个唯一的20位地址，微处理器通过总线存取存储器数据时采用这个地址。逻辑地址：分段后在8088内部和用户编程时，采用的“段地址：偏移地址”形式称为逻辑地址。偏移地址：主存单元距离段起始位置的偏移量。线性地址：逻辑地址到物理地址变换之间的中间层,线性地址是一个32位无符号整数，过逻辑地址变换得到。虚拟地址：从0号单元开始编址，顺序分配符号名对应的地址单元，不是主存中的真实地址，故称为相对地址、程序地址、逻辑地址或称虚拟地址。《软件设计师教程》p116DMAC如何控制总线。参考知识点4、5。DMAC通过总线请求HRQ与总线响应HLDA来向CPU申请获取总线控制权，通过地址允许AEN来将锁存的高8位地址送入系统总线，DMA传送时用来屏蔽其它的总线驱动器。通过MEMR*（IOR*）与MEMW*（IOW*）来实现存储器与外设通过总线的数据传输。三大总线形成相关。最小模式：地址总线：CPU的AD0~AD7,A8~A15,A15~A19通过地址锁存器8282(3片)构成。

数据总线：直接由AD0~AD7提供，或通过数据收发器8286(8088为1片，8086为2片)供给。

控制总线：直接由CPU的控制线供给。最大模式：地址总线：CPU的AD0~AD7,A8~A15,A15~A19通过地址锁存器8282(3片)构成。数据总线：通过数据收发器8286(8088为1片，8086为2片)供给。控制总线：通过总线控制器8288供给。最大模式配置和最小模式配置有一个主要的差别：最大模式下多了8288总线控制器。片选信号：参考知识点108255的初始化编程。p208主要是按题目要求对照控制字格式（p208）写控制字，然后写地址，写控制字，送到控制端口。需要注意的是如果给出四个地址，则应使用控制端口的地址，如给出地址：端口A60H，端口B61H，端口C62H，控制端口63H，则应使用63H。另外还有置位某一端口的某一位与端口C的置位/复位，参考书p209。方式控制字格式图：例如：要求：A端口：方式1输入;C端口上半部：输出，C口下半部：输入;B端口：方式0输出方式控制字：10110001B或B1H，初始化的程序段： movdx,0fffeh ；假设控制端口为FFFEH moval,0b1h ；方式控制字outdx,al ；送到控制端口例如：设8255A的A口、B口、C口和控制字寄存器的端口地址分别为80H，82H，84H和86H。要求A口工作在方式0输出，B口工作在方式0输入，C口高四