并行进位加法器公开课一等奖省优质课大赛获奖课件

第7章惯用中规模集成组合逻辑电路学习关键点加法器编码器、译码器多路选择器、多路分配器一、二进制并行加法器全加器能对两个1位二进制数进行相加并考虑低位来进位，即相当于3个1位二进制数相加，求得和及进位逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来进位，Si：本位和，Ci：向高位进位。一、二进制并行加法器全加器能对两个1位二进制数进行相加并考虑低位来进位，即相当于3个1位二进制数相加，求得和及进位逻辑电路称为全加器。全加器逻辑图和逻辑符号实现多位二进制数相加电路称为加法器。1、串行进位加法器组成：把n位全加器串联起来，低位全加器进位输出连接到相邻高位全加器进位输入。特点：进位信号是由低位向高位逐层传递，速度不高。2、并行进位加法器（超前进位加法器）进位生成函数进位传递函数进位表示式和表示式4位超前进位加法器递推公式加法器级连集成二进制4位超前进位加法器1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器3、并行进位加法器应用举例M=0时，B0=B，电路执行A+B+M=A+B运算；当M＝1时，B1=B，执行A－B=A+B+1运算。本节小结能对两个1位二进制数进行相加而求得和及进位逻辑电路称为半加器。能对两个1位二进制数进行相加并考虑低位来进位，即相当于3个1位二进制数相加，求得和及进位逻辑电路称为全加器。实现多位二进制数相加电路称为加法器。按照进位方式不一样，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。二、编码器和译码器输入10个互斥数码输出4位二进制代码真值表（1）二—十进制编码器指示输出ＳＳ＝０：输出编码ＡＢＣＤ无效；Ｓ＝１：输出编码ＡＢＣＤ有效．1、编码器（2）优先编码器在优先编码器，每个输入含有不一样优先级，当多个输入信号有效时，只对优先级最高输入信号编码。集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效IS为使能输入端，低电平有效。OS为使能输出端，通常接至低位芯片端IS。OS和IS配合能够实现多级编码器之间优先级别控制。QEX为扩展输出端，是控制标志。QEX＝0表示是编码输出；QEX＝1表示不是编码输出。集成3位二进制优先编码器74LS148级联16线-4线优先编码器本节小结

用二进制代码表示特定对象过程称为编码；实现编码操作电路称为编码器。编码器分二进制编码器和十进制编码器，各种编码器工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采取优先编码方案。2、译码器把代码状态特定含义翻译出来过程称为译码，是编码逆过程。实现译码操作电路称为译码器。（1）二进制译码器设二进制译码器输入端为n个，则输出端为2n个，且对应于输入代码每一个状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。前者，输出有效电平为高电平，称为高电平译码；后者，输出有效电平为低电平，称为低电平译码。常见二进制译码器有2-4线译码器、3-8线译码器和4-16线译码器。3-8译码器真值表输入：3位二进制代码输出：8个互斥信号（输出为高电平有效）逻辑表示式逻辑图电路特点：与门组成阵列，每一个输出都是最小项集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），S1、S3、S2为选通控制端。当S1＝1、S3+S2=0时，译码器处于工作状态；当S1＝0、或S3+S2=1时，译码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效

译码器各个输出都是输入变量最小项，能够利用全译码器进行组合电路设计。例用3-8译码器设计全减器逻辑电路。全减器真值表

一位全减器有三个输入：被减数Ai、减数Bi、来自相邻低位借位；有两个输出：差Di和相邻高位借位Gi。依据二进制减法规则，写出其真值表。由真值表写出其最小项表示式。Di（Ai、Bi、Gi-1）=m1+m2+m4

+m7Gi（Ai、Bi、Gi-1）=m1+m2+m3

+m7逻辑电路二-十进制译码器输入是十进制数4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出是与10个十进制数字相对应10个信号，用Y9～Y0表示。因为二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。把二-十进制代码翻译成10个十进制数字信号电路，称为二-十进制译码器。（2）二-十进制译码器集成8421BCD码译码器74LS42真值表（一）（输入是正当BCD码）真值表（二）（输入是非法BCD码）TTL门电路7442拒绝非法BCD码输入，当输入是非法BCD码时，10个输出皆为1。（高电平无效）七段数码显示器内部电路

用来驱动各种显示器件，从而将用二进制代码表示数字、文字、符号翻译成人们习惯形式直观地显示出来电路，称为显示译码器。（3）七段显示译码器b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极2、显示译码器真值表仅适合用于共阴极LED真值表集成显示译码器74LS48引脚排列图功效表辅助端功效由真值表能够看出，为了增强器件功效，在74LS48中还设置了一些辅助端。这些辅助端功效以下：（2）动态灭零输入端：低电平有效。当＝0、且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效0。如数据0034.50可显示为34.5。（1）试灯输入端：低电平有效。当＝0时，数码管七段应全亮，与输入译码信号无关。本输入端用于测试数码管好坏。辅助端功效（3）灭灯输入/动态灭零输出端：这是一个特殊引脚，有时用作输入，有时用作输出。看成为输入使用，且＝0时，数码管七段全灭，与译码输入无关。看成为输出使用时，受控于和：当＝1且＝0时，输入数码全0时，＝0；其它情况下＝1。本端钮主要用于显示多位数字时，多个译码器之间连接。本节小结把代码状态特定含义翻译出来过程称为译码，实现译码操作电路称为译码器。实际上译码器就是把一个代码转换为另一个代码电路。译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器工作原理类似，设计方法也相同。二进制译码器能产生输入变量全部最小项，而任一组合逻辑函数总能表示成最小项之和形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。另外，用4线-16线译码器还可实现BCD码到十进制码变换。7.1.3多路选择器和多路分配器1、多路选择器多路选择器也称为多路开关（MUX）：从多路输入信号中选择一路信号输出。有两类输入：2n个数据输入信号和n个控制输入信号（又称地址输入），一个输出端。n位控制输入从2n个数据输入中选择一路输入信号从输出端输出。4路选择器电路方框图以下：控制（地址）A1A0控制开关S打到何处。A1A0=00，S打到D0，Y=D0A1A0=01，S打到D1，Y=D1A1A0=10，S打到D2，Y=D2A1A0=11，S打到D3，Y=D3真值表逻辑表示式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。经典集成数据选择器双4选1

74153选通控制端G为低电平有效，即G=0时芯片被选中，处于工作状态；G=1时芯片被禁止，Y≡0。（G也称为使能端）本节小结

数据选择器是能够从来自不一样地址多路数字信息中任意选出所需要一路信息作为输出组合电路，至于选择哪一路数据输出，则完全由当初选择控制信号决定。

2、多路分配器多路分配器也称为数据分配器（DEMUX）：依据n位控制输入信号，在2n个数据输入中选择一路输出，将一路输入信号从该输出端输出。4路分配器电路方框图以下：控制（地址）A1A0控制开关S打到何处。A1A0=00，S打到f0，f0=DA1A0=01，S打到f1，f1=DA1A0=10，S打到f2，f2=DA1A0=11，S打到f3，f3=D由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表示式地址变量输入数据把二进制译码器使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端二进制译码器就是数据分配器。由译码器74LS138组成1路-8路数据分配器数据输入端G1=1G2A=0地址输入端DEMUX与译码器十分相同,只要将多路分配器数据输入端接1,则多路分配器四个输出f0、f1、f2、f3就是地址输入A1、A0最小项。数据分配器应用