组合逻辑电路课件

第三章组合逻辑电路第三章组合逻辑电路1作业3-13-23-43-93-153-183-223-233-243-273-34作业3-12内容第一节组合逻辑电路的分析第二节用小规模集成电路(SSI)实现组合逻辑电路的设计第三节组合逻辑电路中的竞争冒险第四节常用中规模集成组合逻辑模块之一编码器第五节常用中规模集成组合逻辑模块之二译码器第六节常用中规模集成组合逻辑模块之三数据选择器第七节常用中规模集成组合逻辑模块之四算术运算电路第八节常用中规模集成组合逻辑模块之五数值比较器内容第一节组合逻辑电路的分析3第一节组合逻辑电路的分析一、组合逻辑电路的特点及逻辑功能描述第一节组合逻辑电路的分析一、组合逻辑电路的特点及逻辑功能4二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法5例3-1组合逻辑电路如图所示，分析该电路的逻辑功能。例3-1组合逻辑电路如图所示，分析该电路的逻辑功能。6第二节用小规模集成电路(SSI)实现组合逻辑电路的设计一、组合逻辑电路设计的一般方法(一)进行逻辑抽象(二)写出逻辑函数表达式(三)选定器件的类型(四)将逻辑函数表达式化简或者变换成适当的形式(五)画逻辑电路图第二节用小规模集成电路(SSI)实现组合逻辑电路的设计一7二、用小规模集成电路实现完全描述的组合逻辑电路设计例3-2设计一个三人表决电路，结果按“少数服从多数”的原则决定,但是其中一个人有最终的否决权，即只要这个人不同意，这件事就不能通过，但是这个人如果同意了这件事，这件事也不一定能通过，还要看另外两个人的意见，结果按“少数服从多数”的原则决定。二、用小规模集成电路实现完全描述的组合逻辑电路设计8（1）约定：三个人的意见分别用字母A、B、C表示，表决结果用字母L表示。设同意用逻辑“1”表示；不同意用逻辑“0”表示。表决结果通过用逻辑“1”表示；没通过用逻辑“0”表示。同时约定A是那个有最终的否决权的人。（1）约定：三个人的意见分别用字母A、B、C表示，表决结果用9（2）根据设计要求建立该逻辑函数的真值表。列出真值表如表所示。（2）根据设计要求建立该逻辑函数的真值表。列出真值表如表所示10组合逻辑电路课件11三、用小规模集成电路实现不完全描述的组合逻辑电路设计例3-4设计一个将余3码变换成8421BCD码的组合逻辑电路。（1）约定：用A3

A2

A1

A0表示输入的余3码，用L3

L2

L1

L0表示输出的8421BCD码。（2）根据题目要求，列出真值表如表3-5所示。余3码中，0000，0001，0010，1101，1110，1111没有使用，所以在真值表中作为无关项处理。三、用小规模集成电路实现不完全描述的组合逻辑电路设计例3-412组合逻辑电路课件13

14第三节组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑电路时，考虑的是输入信号、输出信号已经处于稳定的逻辑电平的情况，没有考虑输入变化瞬间的情况。为了保证系统工作的可靠性，有必要再讨论当输入信号逻辑电平发生变化的瞬间电路的工作情况。由于门电路存在延迟时间，在输入变化的瞬间，在电路的输出端口可能会出现与我们的预期不一样的尖峰脉冲，我们称这种情况为电路出现了冒险。第三节组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑电15冒险分静态冒险和动态冒险。静态冒险出现在二级电路中。静态冒险又分为静态1冒险和静态0冒险。静态1冒险出现在二级与或电路中，静态0冒险出现在二级或与电路中。动态冒险只出现在多级电路中。冒险分静态冒险和动态冒险。静态冒险出现在二级电路中。静态冒险16一、静态冒险的定义静态1冒险:在组合逻辑电路中，如果输入变化前、后稳态输出为1，而转换瞬间出现0的毛刺，称为静态1冒险静态0冒险:在组合逻辑电路中，如果输入变化前、后稳态输出为0，而转换瞬间出现1的毛刺，称为静态0冒险一、静态冒险的定义静态1冒险:在组合逻辑电路中，如果输入变17二、静态冒险现象及其产生的原因二、静态冒险现象及其产生的原因18我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变0，另一个从0变1），而变化的时间有差异的现象称作竞争。逻辑表达式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态到另一种稳态的过渡过程中我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变19组合逻辑电路课件20组合逻辑电路课件21三、判断静态冒险现象的方法一、检查一个组合逻辑电路中是否存在静态冒险，最直接的方法就是逐级列出真值表，并找出哪些门的输入信号会发生竞争，一个从0变为1，而另一个同时从1变为0，然后判断是否会在整个电路的输出端产生干扰脉冲。如果可能产生则有静态冒险，否则就没有。但这种方法由于其工作量庞大，因而并不实用。三、判断静态冒险现象的方法一、检查一个组合逻辑电路中是否存在22二、在组合逻辑电路中，当某瞬间，只有单个输入变量改变状态的简单情况时，分析有无静态冒险的简便方法为写出函数的与或表达式，画出卡诺图，检查有无几何相邻的乘积项（两个不同的乘积项如果包含了几何相邻的最小项，则这两个乘积项称为是几何相邻的），有则有竞争冒险，反之则无。二、在组合逻辑电路中，当某瞬间，只有单个输入变量改变状态的简23三、采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为，则存在静态0冒险；如果表达式能转换为，则存在静态1冒险。三、采用代数法来判断一个组合电路是否存在冒险，方法为：写出组24组合逻辑电路课件25组合逻辑电路课件26组合逻辑电路课件27三、静态冒险现象的消除方法（一）加冗余项（二）变换逻辑式，消去互补变量（三）增加选通信号（四）增加输出滤波电容（五）引入封锁脉冲

三、静态冒险现象的消除方法（一）加冗余项28四、动态冒险的定义动态1冒险动态0冒险四、动态冒险的定义动态1冒险29第四节常用中规模集成组合逻辑模块之一编码器一、普通编码器（一）二进制普通编码器例3-6试设计一个4线-2线编码器电路，可将4个信息编成2位代码，假设任一瞬间，4个信息必须有一个而且只能有一个处于有效状态。第四节常用中规模集成组合逻辑模块之一编码器一、普通编码30解：（1）约定：信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：信息I0的编码为00，信息I1的编码为01，信息I2的编码为10，信息I3的编码为11。

（2）真值表见表所示，因为有4个输入变量，所以真值表中共有16行，每行对应了一种变量取值组合，根据题目中的叙述，其中12种变量取值组合不会出现，所以视为无关项。解：（1）约定：信息有效用1表示，无效用0表示。4个信息分别31组合逻辑电路课件32（二）二－十进制编码器——键控8421BCD码编码器（二）二－十进制编码器——键控8421BCD码编码器33组合逻辑电路课件34二、优先编码器（一）优先编码器的定义与功能例3-7设计一个4线-2线优先编码器，任一时刻必须有一个输入有效，但允许多个输入同时有效。二、优先编码器（一）优先编码器的定义与功能35解：（1）约定：输入为高电平有效，信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：I0的编码为00（左边为A1、右边为A0），I1的编码为01（左边为A1、右边为A0），I2的编码为10（左边为A1、右边为A0），I3的编码为11（左边为A1、右边为A0）。I0、I1、I2、I3的优先级依次升高。解：（1）约定：输入为高电平有效，信息有效用1表示，无效用036

37（二）二进制优先编码器集成电路芯片74X148（二）二进制优先编码器集成电路芯片74X14838组合逻辑电路课件39组合逻辑电路课件40GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有效），编码器处于正常的工作状态时，I0～I7信号输入端至少有一个处于有效时，优先编码器工作状态标志GS为0，处于有效状态，表明编码器处于工作状态，当没有任何输入有效时，GS为1，处于无效状态。EO为输出使能端，高电平有效。当输入使能端EI为1（无效）时，输出使能端EO为1（有效）。只有在EI为0（有效），且I0～I7信号输入端无任何一个处于有效时，EO输出0，处于它的无效状态。GS:GS=0indicatethatoneormoreinputsareactive.EO:EO=0indicatethatnoinputlineisactive.GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有4174X147实验用芯片10线-4线集成优先编码器芯片74X147实验用芯片10线-4线集成优先编码器芯片42组合逻辑电路课件43三、集成编码器的应用（一）编码器的扩展三、集成编码器的应用（一）编码器的扩展44组合逻辑电路课件45组合逻辑电路课件46（二）组成8421BCD编码器（二）组成8421BCD编码器47组合逻辑电路课件48CD4532BCD4532B49第五节常用中规模集成组合逻辑模块之二译码器一、二进制译码器（一）二进制译码器的定义与功能设计一个2线-4线译码器。解法一：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0，Y1，Y2，Y3表示，输出信号为低电平有效，AB=00对应Y0信号，AB=01对应Y1信号，AB=10对应Y2信号，AB=11对应Y3信号。（2）按上述约定列出的真值表如下所示。第五节常用中规模集成组合逻辑模块之二译码器一、二进制译50组合逻辑电路课件51解法二：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0、Y1、Y2、Y3表示，输出信号为高电平有效，AB=01对应Y0信号，AB=00对应Y1信号，AB=11对应Y2信号，AB=10对应Y3信号。解法二：（1）约定：两个输入信号分别用A，B表示，四个输出信52组合逻辑电路课件53（二）典型的中规模集成电路芯片74X138（二）典型的中规模集成电路芯片74X13854组合逻辑电路课件55当G1=1、G2A=0和G2B=0时八个输出的逻辑表达式变为当G1=1、G2A=0和G2B=0时八个输出的逻辑表达式变为56（三）二进制译码器的应用1．二进制译码器的扩展（三）二进制译码器的应用1．二进制译码器的扩展57组合逻辑电路课件58组合逻辑电路课件592．实现多输出组合逻辑函数

例3-10试用74X138译码器和必要的门电路实现逻辑函数2．实现多输出组合逻辑函数60例3-11某多输出组合逻辑函数的真值表如表3-16所示，试用74X138译码器和必要的门电路实现该多输出组合逻辑函数。

例3-11某多输出组合逻辑函数的真值表如表3-16所示，61

623.二进制译码器可以作为数据分配器使用3.二进制译码器可以作为数据分配器使用63（1）第一种方案：G2A作为数据输入端，Y0

Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。（1）第一种方案：G2A作为数据输入端，Y0Y1Y2Y364在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达65在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=000时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达66在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=001时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达67在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=010时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达68在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=011时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达69在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=100时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达70在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=101时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达71在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=110时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达72在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=111时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达73（2）第2种方案：G2B作为数据输入端，Y0

Y1Y2

Y3Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。如图3-47所示。（2）第2种方案：G2B作为数据输入端，Y0Y1Y2Y374第3种方案：G1作为数据输入端，Y0Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，反相输出，A2AlA0作为地址选择信号。第3种方案：G1作为数据输入端，Y0Y1Y2Y3Y475二、代码变换译码器二、代码变换译码器76组合逻辑电路课件77三、显示译码器（一）七段数码显示器原理共阳三、显示译码器（一）七段数码显示器原理共阳78共阴共阴79（二）七段显示译码器74X48（二）七段显示译码器74X4880组合逻辑电路课件81必须与共阴数码管配合使用必须与共阴数码管配合使用82组合逻辑电路课件83第六节常用中规模集成组合逻辑模块之三数据选择器一、数据选择器的基本概念及工作原理第六节常用中规模集成组合逻辑模块之三数据选择器一、数据84集成数据选择器模块74X151集成数据选择器模块74X15185组合逻辑电路课件86当G=0时，当G=0时，87双四选一数据选择器74X153

实验用芯片双四选一数据选择器74X153

实验用芯片88二、数据选择器的应用（一）数据选择器的扩展1.选择数据位数的扩展二、数据选择器的应用（一）数据选择器的扩展89组合逻辑电路课件902.数据通道源的扩展2.数据通道源的扩展91（二）实现单输出组合逻辑函数

例3-12试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：①将要实现的逻辑函数转换成最小项表达式=m3+m5+m6+m7

此处要特别注意将逻辑函数写成最小项编号的形式时，要特别指明对最小项编号的方法，这部分的内容在讲解最小项的概念时已经强调过。②74X151的输出函数表达式为：

（二）实现单输出组合逻辑函数例3-12试用8选1数据选92③将本题目要实现的组合逻辑函数与74X151的输出表达式做对应。输入变量A、B、C接至数据选择器的地址输入端A2、A1、A0，即A=A2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的最小项表达式与74X151的输出表达式相比较，L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。④画出连线图如图所示。③将本题目要实现的组合逻辑函数与74X151的输出表达式做对93解法二：作出逻辑函数L的真值表

解法二：作出逻辑函数L的真值表

94在上面的这个例题中，要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数相同，将变量与数据选择器的地址输入端一一对应即可。如果要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数不同，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。下面举例说明这种方法。在上面的这个例题中，要实现的逻辑函数中的变量个数与数据选择器95例3-13试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：

例3-13试用8选1数据选择器74X151实现单输出组合96解法二：解法二：97例3-14试用4选1数据选择器74X153实现单输出组合逻辑函数：

解：例3-14试用4选1数据选择器74X153实现单输出组合98第七节常用中规模集成组合逻辑模块之四算术运算电路一、加法器（一）1位加法器1.1位半加器第七节常用中规模集成组合逻辑模块之四算术运算电路一、加99二进制数的运算

二进制数的算术运算(加、减、乘、除)1位二进制数算术运算多位二进制数算术运算二进制数的运算二进制数的算术运算(加、减、乘、除)100二进制加法1位二进制数的加法规则为:0＋0＝00＋1＝11＋0＝11＋1＝0(有进位)多位二进制数的加法:求(11001010)B＋(11101)B解:被加数11001010加数11101进位＋)00110000和11100111则11001010＋11101＝11100111。由此可见,两个二进制数相加时,每1位有3个数参与运算(本位被加数、加数、低位进位),从而得到本位和以及向高位的进位。二进制加法1位二进制数的加法规则为:求(110010101011位二进制数减法规则为:1－0＝11－1＝00－0＝00－1＝1(有借位)多位二进制数的减法二进制减法求(10101010)B－(10101)B。

解:被减数10101010减数10101借位－)00101010差10010101则10101010－10101＝100101011位二进制数减法规则为:二进制减法求(10101010)102二进制乘法1位二进制乘法规则为:

0×0＝00×1＝01×0＝01×1＝1多位二进制乘法:求(110011)B×(1011)B

解:被乘数110011乘数×)1011110011110011000000＋)110011积1000110001二进制乘法1位二进制乘法规则为:求(110011)B103二进制除法的运算过程类似于十进制除法的运算过程。求(100100)B÷(101)B。解:00011110110010010110001011101011二进制除法二进制除法1042.1位全加器2.1位全加器105组合逻辑电路课件106设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路，加减控制信号用M表示，当M=0时为全加运算，M=1时为全减运算。要求（1）用适当的门电路实现（画出逻辑电路图）。设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑107（二）多位加法器1.串行进位加法器（二）多位加法器1.串行进位加法器1082.超前进位加法器2.超前进位加法器109

1位全加器Ci的输出逻辑表达式：

考察进位信号Ci的表达式，可见：当Ai=Bi=1时，AiBi=1，得Ci=1，即产生进位。所以，定义Gi=AiBi，Gi称为产生变量。当Ai⊕Bi=1，即Ai与Bi取值不同，其中总有一个值为0，得Ci=Ci-1，即低位的进位信号能传送到高位的进位输出端。定义Pi称为传输变量。Pi=Ai⊕Bi当Ai=Bi=0，Ci=0，无进位产生。1位全加器Ci的输出逻辑表达式：110G0=A0B0P0=A0

⊕B0G0=A0B0P0=A0⊕B0111G0=A0B0G0=A0B0112组合逻辑电路课件113组合逻辑电路课件114考察进位信号Ci的表达式，当Ai=Bi=1时，AiBi=1，得Ci=1，即产生进位。所以，定义Gi=AiBi，Gi称为产生变量。当Ai与Bi取值不同，Ai与Bi其中总有一个值为1，Ai+Bi=1，Ai与Bi其中总有一个值为0，AiBi=0，得Ci=Ci-1，即低位的进位信号Ci-1能传送到高位的进位输出端Ci。所以，定义Pi=Ai+Bi，Pi称为传输变量。当Ai=Bi=0，Ci=0，无进位产生。考察进位信号Ci的表达式，115G0=A0B0P0=A0

+B0也可以用异或，74LS283芯片中使用的是或运算。G0=A0B0P0=A0+B0也可以用异或，74LS116组合逻辑电路课件117（三）集成加法器的应用1.加法器级联实现多位二进制数加法运算（三）集成加法器的应用1182.用74X283构成一位8421BCD码的加法器2.用74X283构成一位8421BCD码的加法器119组合逻辑电路课件120例3-16试采用74X283完成8421BCD码到余3码的转换。解：由于8421BCD码加0011即为余3码，所以其转换电路就是一个加法电路，如图所示。例3-16试采用74X283完成8421BCD码到余3121第八节常用中规模集成组合逻辑模块之五数值比较器一、1位二进制数值比较器第八节常用中规模集成组合逻辑模块之五数值比较器一、1位122二、2位二进制数值比较器二、2位二进制数值比较器123组合逻辑电路课件124组合逻辑电路课件125三、集成4位数值比较器74X85三、集成4位数值比较器74X85126组合逻辑电路课件127组合逻辑电路课件128组合逻辑电路课件129四、数值比较器功能的扩展（一）串联方式扩展四、数值比较器功能的扩展（一）串联方式扩展130（二）并联方式扩展（二）并联方式扩展131组合逻辑电路课件132例3-34用74X85并联扩展方式比较A、B两个16位二进制数的大小，要求画出逻辑电路图，并在图中标明具体的数值。A=1111000011111111，B=1111000011110000。例3-34用74X85并联扩展方式比较A、B两个16位二133组合逻辑电路课件134例3-35用74X85设计比较两个七位二进制数大小的电路。解法1：例3-35用74X85设计比较两个七位二进制数大小的电135解法二：解法二：136重点组合逻辑电路的分析组合逻辑电路的设计74X13874X151重点组合逻辑电路的分析137第三章组合逻辑电路第三章组合逻辑电路138作业3-13-23-43-93-153-183-223-233-243-273-34作业3-1139内容第一节组合逻辑电路的分析第二节用小规模集成电路(SSI)实现组合逻辑电路的设计第三节组合逻辑电路中的竞争冒险第四节常用中规模集成组合逻辑模块之一编码器第五节常用中规模集成组合逻辑模块之二译码器第六节常用中规模集成组合逻辑模块之三数据选择器第七节常用中规模集成组合逻辑模块之四算术运算电路第八节常用中规模集成组合逻辑模块之五数值比较器内容第一节组合逻辑电路的分析140第一节组合逻辑电路的分析一、组合逻辑电路的特点及逻辑功能描述第一节组合逻辑电路的分析一、组合逻辑电路的特点及逻辑功能141二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法142例3-1组合逻辑电路如图所示，分析该电路的逻辑功能。例3-1组合逻辑电路如图所示，分析该电路的逻辑功能。143第二节用小规模集成电路(SSI)实现组合逻辑电路的设计一、组合逻辑电路设计的一般方法(一)进行逻辑抽象(二)写出逻辑函数表达式(三)选定器件的类型(四)将逻辑函数表达式化简或者变换成适当的形式(五)画逻辑电路图第二节用小规模集成电路(SSI)实现组合逻辑电路的设计一144二、用小规模集成电路实现完全描述的组合逻辑电路设计例3-2设计一个三人表决电路，结果按“少数服从多数”的原则决定,但是其中一个人有最终的否决权，即只要这个人不同意，这件事就不能通过，但是这个人如果同意了这件事，这件事也不一定能通过，还要看另外两个人的意见，结果按“少数服从多数”的原则决定。二、用小规模集成电路实现完全描述的组合逻辑电路设计145（1）约定：三个人的意见分别用字母A、B、C表示，表决结果用字母L表示。设同意用逻辑“1”表示；不同意用逻辑“0”表示。表决结果通过用逻辑“1”表示；没通过用逻辑“0”表示。同时约定A是那个有最终的否决权的人。（1）约定：三个人的意见分别用字母A、B、C表示，表决结果用146（2）根据设计要求建立该逻辑函数的真值表。列出真值表如表所示。（2）根据设计要求建立该逻辑函数的真值表。列出真值表如表所示147组合逻辑电路课件148三、用小规模集成电路实现不完全描述的组合逻辑电路设计例3-4设计一个将余3码变换成8421BCD码的组合逻辑电路。（1）约定：用A3

A2

A1

A0表示输入的余3码，用L3

L2

L1

L0表示输出的8421BCD码。（2）根据题目要求，列出真值表如表3-5所示。余3码中，0000，0001，0010，1101，1110，1111没有使用，所以在真值表中作为无关项处理。三、用小规模集成电路实现不完全描述的组合逻辑电路设计例3-4149组合逻辑电路课件150

151第三节组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑电路时，考虑的是输入信号、输出信号已经处于稳定的逻辑电平的情况，没有考虑输入变化瞬间的情况。为了保证系统工作的可靠性，有必要再讨论当输入信号逻辑电平发生变化的瞬间电路的工作情况。由于门电路存在延迟时间，在输入变化的瞬间，在电路的输出端口可能会出现与我们的预期不一样的尖峰脉冲，我们称这种情况为电路出现了冒险。第三节组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑电152冒险分静态冒险和动态冒险。静态冒险出现在二级电路中。静态冒险又分为静态1冒险和静态0冒险。静态1冒险出现在二级与或电路中，静态0冒险出现在二级或与电路中。动态冒险只出现在多级电路中。冒险分静态冒险和动态冒险。静态冒险出现在二级电路中。静态冒险153一、静态冒险的定义静态1冒险:在组合逻辑电路中，如果输入变化前、后稳态输出为1，而转换瞬间出现0的毛刺，称为静态1冒险静态0冒险:在组合逻辑电路中，如果输入变化前、后稳态输出为0，而转换瞬间出现1的毛刺，称为静态0冒险一、静态冒险的定义静态1冒险:在组合逻辑电路中，如果输入变154二、静态冒险现象及其产生的原因二、静态冒险现象及其产生的原因155我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变0，另一个从0变1），而变化的时间有差异的现象称作竞争。逻辑表达式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态到另一种稳态的过渡过程中我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变156组合逻辑电路课件157组合逻辑电路课件158三、判断静态冒险现象的方法一、检查一个组合逻辑电路中是否存在静态冒险，最直接的方法就是逐级列出真值表，并找出哪些门的输入信号会发生竞争，一个从0变为1，而另一个同时从1变为0，然后判断是否会在整个电路的输出端产生干扰脉冲。如果可能产生则有静态冒险，否则就没有。但这种方法由于其工作量庞大，因而并不实用。三、判断静态冒险现象的方法一、检查一个组合逻辑电路中是否存在159二、在组合逻辑电路中，当某瞬间，只有单个输入变量改变状态的简单情况时，分析有无静态冒险的简便方法为写出函数的与或表达式，画出卡诺图，检查有无几何相邻的乘积项（两个不同的乘积项如果包含了几何相邻的最小项，则这两个乘积项称为是几何相邻的），有则有竞争冒险，反之则无。二、在组合逻辑电路中，当某瞬间，只有单个输入变量改变状态的简160三、采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为，则存在静态0冒险；如果表达式能转换为，则存在静态1冒险。三、采用代数法来判断一个组合电路是否存在冒险，方法为：写出组161组合逻辑电路课件162组合逻辑电路课件163组合逻辑电路课件164三、静态冒险现象的消除方法（一）加冗余项（二）变换逻辑式，消去互补变量（三）增加选通信号（四）增加输出滤波电容（五）引入封锁脉冲

三、静态冒险现象的消除方法（一）加冗余项165四、动态冒险的定义动态1冒险动态0冒险四、动态冒险的定义动态1冒险166第四节常用中规模集成组合逻辑模块之一编码器一、普通编码器（一）二进制普通编码器例3-6试设计一个4线-2线编码器电路，可将4个信息编成2位代码，假设任一瞬间，4个信息必须有一个而且只能有一个处于有效状态。第四节常用中规模集成组合逻辑模块之一编码器一、普通编码167解：（1）约定：信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：信息I0的编码为00，信息I1的编码为01，信息I2的编码为10，信息I3的编码为11。

（2）真值表见表所示，因为有4个输入变量，所以真值表中共有16行，每行对应了一种变量取值组合，根据题目中的叙述，其中12种变量取值组合不会出现，所以视为无关项。解：（1）约定：信息有效用1表示，无效用0表示。4个信息分别168组合逻辑电路课件169（二）二－十进制编码器——键控8421BCD码编码器（二）二－十进制编码器——键控8421BCD码编码器170组合逻辑电路课件171二、优先编码器（一）优先编码器的定义与功能例3-7设计一个4线-2线优先编码器，任一时刻必须有一个输入有效，但允许多个输入同时有效。二、优先编码器（一）优先编码器的定义与功能172解：（1）约定：输入为高电平有效，信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：I0的编码为00（左边为A1、右边为A0），I1的编码为01（左边为A1、右边为A0），I2的编码为10（左边为A1、右边为A0），I3的编码为11（左边为A1、右边为A0）。I0、I1、I2、I3的优先级依次升高。解：（1）约定：输入为高电平有效，信息有效用1表示，无效用0173

174（二）二进制优先编码器集成电路芯片74X148（二）二进制优先编码器集成电路芯片74X148175组合逻辑电路课件176组合逻辑电路课件177GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有效），编码器处于正常的工作状态时，I0～I7信号输入端至少有一个处于有效时，优先编码器工作状态标志GS为0，处于有效状态，表明编码器处于工作状态，当没有任何输入有效时，GS为1，处于无效状态。EO为输出使能端，高电平有效。当输入使能端EI为1（无效）时，输出使能端EO为1（有效）。只有在EI为0（有效），且I0～I7信号输入端无任何一个处于有效时，EO输出0，处于它的无效状态。GS:GS=0indicatethatoneormoreinputsareactive.EO:EO=0indicatethatnoinputlineisactive.GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有17874X147实验用芯片10线-4线集成优先编码器芯片74X147实验用芯片10线-4线集成优先编码器芯片179组合逻辑电路课件180三、集成编码器的应用（一）编码器的扩展三、集成编码器的应用（一）编码器的扩展181组合逻辑电路课件182组合逻辑电路课件183（二）组成8421BCD编码器（二）组成8421BCD编码器184组合逻辑电路课件185CD4532BCD4532B186第五节常用中规模集成组合逻辑模块之二译码器一、二进制译码器（一）二进制译码器的定义与功能设计一个2线-4线译码器。解法一：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0，Y1，Y2，Y3表示，输出信号为低电平有效，AB=00对应Y0信号，AB=01对应Y1信号，AB=10对应Y2信号，AB=11对应Y3信号。（2）按上述约定列出的真值表如下所示。第五节常用中规模集成组合逻辑模块之二译码器一、二进制译187组合逻辑电路课件188解法二：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0、Y1、Y2、Y3表示，输出信号为高电平有效，AB=01对应Y0信号，AB=00对应Y1信号，AB=11对应Y2信号，AB=10对应Y3信号。解法二：（1）约定：两个输入信号分别用A，B表示，四个输出信189组合逻辑电路课件190（二）典型的中规模集成电路芯片74X138（二）典型的中规模集成电路芯片74X138191组合逻辑电路课件192当G1=1、G2A=0和G2B=0时八个输出的逻辑表达式变为当G1=1、G2A=0和G2B=0时八个输出的逻辑表达式变为193（三）二进制译码器的应用1．二进制译码器的扩展（三）二进制译码器的应用1．二进制译码器的扩展194组合逻辑电路课件195组合逻辑电路课件1962．实现多输出组合逻辑函数

例3-10试用74X138译码器和必要的门电路实现逻辑函数2．实现多输出组合逻辑函数197例3-11某多输出组合逻辑函数的真值表如表3-16所示，试用74X138译码器和必要的门电路实现该多输出组合逻辑函数。

例3-11某多输出组合逻辑函数的真值表如表3-16所示，198

1993.二进制译码器可以作为数据分配器使用3.二进制译码器可以作为数据分配器使用200（1）第一种方案：G2A作为数据输入端，Y0

Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。（1）第一种方案：G2A作为数据输入端，Y0Y1Y2Y3201在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达202在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=000时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达203在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=001时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达204在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=010时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达205在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=011时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达206在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=100时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达207在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=101时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达208在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=110时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达209在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：当A2A1A0=111时：在G2B=0、G1=1的前提下，74X138的输出的逻辑表达210（2）第2种方案：G2B作为数据输入端，Y0

Y1Y2

Y3Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。如图3-47所示。（2）第2种方案：G2B作为数据输入端，Y0Y1Y2Y3211第3种方案：G1作为数据输入端，Y0Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，反相输出，A2AlA0作为地址选择信号。第3种方案：G1作为数据输入端，Y0Y1Y2Y3Y4212二、代码变换译码器二、代码变换译码器213组合逻辑电路课件214三、显示译码器（一）七段数码显示器原理共阳三、显示译码器（一）七段数码显示器原理共阳215共阴共阴216（二）七段显示译码器74X48（二）七段显示译码器74X48217组合逻辑电路课件218必须与共阴数码管配合使用必须与共阴数码管配合使用219组合逻辑电路课件220第六节常用中规模集成组合逻辑模块之三数据选择器一、数据选择器的基本概念及工作原理第六节常用中规模集成组合逻辑模块之三数据选择器一、数据221集成数据选择器模块74X151集成数据选择器模块74X151222组合逻辑电路课件223当G=0时，当G=0时，224双四选一数据选择器74X153

实验用芯片双四选一数据选择器74X153

实验用芯片225二、数据选择器的应用（一）数据选择器的扩展1.选择数据位数的扩展二、数据选择器的应用（一）数据选择器的扩展226组合逻辑电路课件2272.数据通道源的扩展2.数据通道源的扩展228（二）实现单输出组合逻辑函数

例3-12试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：①将要实现的逻辑函数转换成最小项表达式=m3+m5+m6+m7

此处要特别注意将逻辑函数写成最小项编号的形式时，要特别指明对最小项编号的方法，这部分的内容在讲解最小项的概念时已经强调过。②74X151的输出函数表达式为：

（二）实现单输出组合逻辑函数例3-12试用8选1数据选229③将本题目要实现的组合逻辑函数与74X151的输出表达式做对应。输入变量A、B、C接至数据选择器的地址输入端A2、A1、A0，即A=A2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的最小项表达式与74X151的输出表达式相比较，L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。④画出连线图如图所示。③将本题目要实现的组合逻辑函数与74X151的输出表达式做对230解法二：作出逻辑函数L的真值表

解法二：作出逻辑函数L的真值表

231在上面的这个例题中，要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数相同，将变量与数据选择器的地址输入端一一对应即可。如果要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数不同，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。下面举例说明这种方法。在上面的这个例题中，要实现的逻辑函数中的变量个数与数据选择器232例3-13试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：

例3-13试用8选1数据选择器74X151实现单输出组合233解法二：解法二：234例3-14试用4选1数据选择器74X153实现单输出组合逻辑函数：

解：例3-14试用4选1数据选择器74X153实现单输出组合235第七节常用中规模集成组合逻辑模块之四算术运算电路一、加法器（一）1位加法器1.1位半加器第七节常用中规模集成组合逻辑模块之四算术运算电路一、加236二进制数的运算

二进制数的算术运算(加、减、乘、除)1位二进制数算术运算多位二进制数算术运算二进制数的运算二进制数的算术运算(加、减、乘、除)237二进制加法1位二进制数的加法规则为:0＋0＝00＋1＝11＋0＝11＋1＝0(有进位)多位二进制数的加法:求(11001010)B＋(11101)B解:被加数11001010加数11101进位＋)00110000和11100111则11001010＋11101＝11100111。由此可见,两个二进制数相加时,每1位有3个数参与运算(本位被加数、加数、低位进位),从而得到本位和以及向高位的进位。二进制加法1位二进制数的加法规则为:求(110010102381位二进制数减法规则为:1－0＝11－1＝00－0＝00－1＝1(有借位)多位二进制数的减法二进制减法求(10101010)B－(10101)B。

解:被减数10101010减数10101借位－)00101010差10010101则10101010－10101＝100101011位二进制数减法规则为:二进制减法求(10101010)239二进制乘法1位二进制乘法规则为:

0×0＝00×1＝01×0＝01×1＝1多位二进制乘法:求(110011)B×(1011)B

解:被乘数110011乘数×)1011110011110011