倒计时计时器设计报告

倒计时计时器设计任务和要求：一.设计任务：完成电路的理论设计参数的计算和有关器件的选择（分定时，秒计时，译码显示）对电路进行仿真撰写设计报告书一份：A3图纸最少一张，报告书要求写下以下内容总体方案的选择和设计各个单元电路的选择和设计仿真电路的实现二.设计要求：用三个可置数的减计数器组成三位二-十进制减计数器，用三个译码器和三个LED数码管显示器，CMOS组成秒/分选择器，另外有控制电路，控制器随着计数器的状态发生变化，计数期间，用电气开关断开，当计时完毕时，用电气开关闭合。倒计时计时器设计报告目录一、设计任务和要求……（1）设计的方案的选择与论证……………（2）电路设计计算与分析…………………（3）3.1脉冲发生电路3.2计数器电路3.3译码显示电路3.4控制电路总结心得……………（4）附录…………………（5）参考文献……………（6）总的设计电路图地址：n.baidu/s/1bn3TrQZ"。该设计是本原创设计，一切本人想要的功能均已实现，还望尊重我的劳动成果，谢绝转载，多谢配合！功能的实现我是在proteus中仿真的。设计的方案的选择与论证通过对设计任务和要求的分析，可以确定该系统应包括秒脉冲发生器、减法计数器、译码显示电路、控制电路和报警电路等5个部分构成。其中，计数器和控制电路是系统的主要部分。倒计时计数器完成秒/分计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能以及工作时间的调节。为了满足系统的设计要求，在设计控制电路时，要先分析明白各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号CP，通过开关使计数器完成置数功能，译码显示电路显示相应时间字样；当启动开关断开时，计数器开始计数；当按下百位调节开关时，计数器加1；当按下十位调节开关时，计数器加1；当按下个位调节开关时，计数器同样加1；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。通过以上对实现功能的分析，确定了本次课设整体电路图。课设系统设计电路图如图：秒个位显示秒十位秒个位显示秒十位显示分数显示脉冲发生器控制电路报警电路计数器译码器译码器译码器计数器计数器脉冲发生器控制电路报警电路计数器译码器译码器译码器计数器计数器图1.1系统设计框图在此，提出两种方案，主要是针对脉冲发生电路。方案一是采用555构成的多谐振荡电路（即脉冲产生电路），其电路原理图如图１.２。另一种方案是用555构成的多谐振荡器直接产生频率为1Hz的秒脉冲，原理图如图１.3。相比较之下方案一的秒脉冲会稳定些，但因为电路加入了74LS161用于异步清零法分频而使电路变得复杂许多，而本次课设都是采用软件仿真的方式来验证最后结果的，因此不会存在因为元器件的误差而使结果受到影响的情况，因此没有必要用复杂的电路来替代简单电路就可以完成的功能的电路。所以本次课设采用第二种方案来产生1Hz的秒脉冲。图１.2方案一的秒脉冲发生电路图1.3方案二一的秒脉冲发生电路电路设计计算与分析3.1脉冲发生电路555定时器NE555的管脚图如图1.4。图1.4555管脚图555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。用555定时器构成多谐振荡器用555定时器构成多谐振荡器电路如图1.5(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电。如此循环,振荡不停,电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲。847655584765553215R1R2ucC+VCCuoµFtuo0tw2tw1tuc0Tab图555构成的振荡电路及波形输出信号uO的脉宽tW1、tW2、周期T的计算公式如下:tW1＝0.7(R1＋R2)CtW22CT＝tW1＋tW2＝0.7(R1＋2R2)C根据要求，该系统中要使555构成的多谐振荡电路产生1Hz的脉冲，因此可以令R1=51k，R2=49k，C=97001.01s，即可以产生1Hz的方波脉冲。：图555定时器构成的多系振荡电路3.2计数器电路计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本次课程设计中选用74LS192来实现要求的减法计数功能。74LS192的管脚图如图1.7：图74LS192管脚图及芯片74LS192具有下述功能：异步清零：MR=1，Q3Q2Q1Q0=0000。（此功能可实现计数器的清零）②异步置数：MR=0，=0，Q3Q2Q1Q0=D3D2D1D0。③保持：MR=0，=1，CPU=CPD=1,Q3Q2Q1Q0保持原态④加计数：CR=0,=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数⑤减计数：CR=0,=1，CPU=1，CPD=CP，Q3Q2Q1Q0按减法规律计数按照课程设计任务书要求，要实现秒/分选择功能并且实现置数、暂停和清零功能。可以用三片74LS192来实现分计时和秒计时这三个计数器（一片十进制实现分计时，两片组成六十进制实现秒计时）。计数模块中的三片计数器的加计数器脉冲输入端都要接高电平，且要将低位片的借位信号加到高位片的减计数脉冲输入端。高位片计数器的借位信号控制报警信号，在进行减计数时，借位信号一直为高。倒计时计数电路如图1.8：图倒计时器的计数电路3.3译码显示电路本次设计中我用发光二极管（LED）组成字型来来显示数字。这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成7段字型数码管所要求的代码。把能够将计算机输出的BCD码换成7段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”因此在本次的设计中我采用了常用的74LS48。74LS48的外部管脚图如图1.9：图74LS48管脚图七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。它有3个辅助控制端LT、RBI、BI/RBO,功能如下：灭灯输入BI/RBOBI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。试灯输入LT当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。动态灭零输入RBI当LT＝1，RBI＝0且输入代码DCBA＝0000时，各段输出a～g均为低电平，与BCD码相应的字形0熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0。动态灭零输出RBOBI/RBO作为输出使用时，受控于LT和RBI。当LT＝1且RBI＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT＝1且RBI＝1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码则仅要求LT＝1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求。74LS48的功能表如：十进数

或功能输入BI/RBO输出LTRBIDCBAabcdefg0HH0000H11111101Hx0001H01100002Hx0010H11011013Hx0011H11110014Hx0100H01100115Hx0101H10110116Hx0110H00111117Hx0111H11100008Hx1000H11111119Hx1001H111001110Hx1010H000110111Hx1011H001100112Hx1100H010001113Hx1101H100101114Hx1110H000111115Hx1111H0000000BIxxxxxxL0000000RBIHL0000L0000000LTLxxxxxH1111111表1.174LS48的功能表译码显示电路如图1.10图译码显示电路3.4控制电路报警电路在此我希望在计时器倒计时到9秒时发出低声警报，在倒计时到0秒时发出高声警报，倒计时到只有9秒时，分计时和秒计时的十位译码器输出都是Q3Q2Q1Q0=0000，显示因次可以将192的输出端按照下图连接，便可可发出报警。当计时到0秒时最高位192的借位BO会由高电平跳变为低电平，蜂鸣器导通，这样就产生了报警信号。蜂鸣器发声报警如图1.11：图报警电路图1.11报警电路中左边八个输入端口分别连接74ls192分计时和秒计时十位的Q3Q2Q1Q0，右边两个端口分别连接74ls192秒计时个位的Q3Q2Q1Q0：暂停、置位、清零、十位调整、个位调整控制电路暂停/连续可以通过在将借位信号和暂停/连续控制信号和时序脉冲信号加到一起相与之后作用到个位计数器减计数脉冲输入端，即实现计数器递减计数到零时，显示器不灭灯。连接电路如图1.12的“暂停”，当开关打到低电平时计时器暂停，当开关打到高电平时计时器正常计时。启动置位可通过192的异步置数：MR=0，=1（PL=0）时，便能实现置数，Q3Q2Q1Q0=D3D2D1D0来使计时器置位启动。2。清零可以通过192的异步清零：MR=1时，Q3Q2Q1Q0=0000来使计时器清零。2。秒十位调整通过给十位192的加法计数的UP端产生脉冲来实现十位的加调整。正常情况下当分计时显示不为0，且秒计时显示为00时，下一秒脉冲触发时秒计时显示为99，但倒计时器是秒分倒计时器，因此秒十位要把Q3Q2Q1Q0=1001强制置5（即置数端输入为101），因此可以给Q3Q0加入与非门，假设它的输出端为A，置数开关控制端为B，=1。置数输入真值表如表1.2：ABPL001011101110表1.2置数输入真值表可得PL=A′B′+A′B+AB′,化简为PL=（AB）′,因此=AB。此外，需要考虑的还有置5功能的实现。既要考虑置数开关，又要考虑Q3Q2Q1Q0=1001时的置数。同样假设与非门的输出端为A，置数开关控制端为B，Q3Q2Q1Q0=1001时Q2Q0=11的置数端为X，Q3Q2Q1Q0端输入为Y，则对74LS192的置数为Z=X+Y。当B=0时，置数由Y来完成，当A=0且B=1时置数由X来完成。置数功能真值表如：ABXYZ00011011011001111001表1.3置数功能真值表可得X=A′B,Y=A′B′+AB′=B′,则Z=A′B+B′。再者还要考虑置数时输入不大于5，大于5时要求给74LS192清零，此时，因为Q3已经接地，Q2Q1同时为0，令其为J,清零开关端为X。则MR=(Q2Q1)+X。故秒十位调整调整控制电路图如图图1.12。秒个位调整通过给个位192的加法计数的UP端产生脉冲来实现个位的加调整。显示器是十进制的，当计数器大于9时，会使显示器短时间处于不是正常数字显示状态，我希望置数端置数大于9时让74LS192计数器清零，而大于9的状态是Q3为1和Q2、Q1中有一个为1。令清零开关端为X，对功能的实现分析可得清零真值表如表：Q3Q2Q1XMR00000000110010000111010000101101100011111000010011101011011111001110111110111111表1.4秒个位调整清零真值表经过卡诺图化简得Y=(Q2+Q1)Q3+x。分计时调整清零情况和秒个位计时清零相同，故连线相同。秒计时十位、个位调整控制和分计时调整控制电路图如图图：图控制电路总结及心得这次课设我在错误和纠正错误之间的不断循环中完成，有些看似简单的环节，但也会因为在求快的心态下连错线，检查错误反而使设计变得更慢，这点让我切实体会到科学中所强调的严谨性的重要性。本来以为这次的课设会是一个挺好完成的学习任务，但一次次的更改报告和老师严格要求下，更能使我的报告和设计更趋完美，也更能让我明白科学的设计本来就是有它特定的流程，我不能去改变它的流程顺序，更不能跳过某一步。这点会让我更快地、更好地明白将来可能会从事的工作流程和方法。这也行就是学校会在学期末安排大家做个课设学校任务的原因吧？在本次的课设中通过自己选题，找材料，分析、设计等，使我也掌握了一些软件的操作方法，这为以后更好的学习和设计做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。提高了自身的动手能力，培养了我的寻求解决问题的能力，也增强了我其它方面的能力。在设计中，我充分应用我们所学的知识，例如：集成电路74LS系列、三极管、二极管