板卡使用-sdram特别SDRAM在制作PCB时为了保证高频下正常工作首先应该

特别：SDRAMPCB时，为了保证在高频下正常工作，首先应该处理好电源引脚的脚，以最大限度地滤除纹波，提高SDRAM驱动电源的质量。信号产生干扰，在时钟线的布线时应尽可能采用地线，缩短PCB上面的走线长度。SDRAM33Ω电阻来消SDRAML-BANK,然后一些其他的控制器，能够直接与外部通信，这些控制SDRAM中还有模式寄存器，这个决定SDRAM是否能够读写操作的成败SDRAMHHHLHHHLHHLLHHLLHLLLHLLL00000CASBrustSDRAM的初始化时序板卡上电初始化200us等待SDRAM启动（手册中至少需要 所 8个预先刷新周（册规定至少2个周期来刷新逻辑块，在设计中一般直接给8个周期 ,SDRAM的读写方式，既可以通过地址的索引实现单个逻辑单元数据的读/写，也可以通过突发连续读/256个数据的连续操作，为了实现更高的带宽，可以采用突发1.2.4.8256个数据的操作模式。=行数x列数xbankx=1bankxbankxDQM=数据宽度/832bit的SDRAM，DQM[2]SDRAMSDRAM操作时序相同，不同的是行、列的//addressspaceparameters‘defineROWSTART‘defineROWSIZE12‘defineCOLSIZE‘defineBANKSIZE//addressanddatabus‘defineASIZE22 //totaladdresswidthoftheSDRAM‘defineDSIZE24 //widthofdatabustoSDRAM//ASIZEROWSIZECOLSIZEBANKSIZE//ROWROWSTARTROWSIZE的宽度，COLBANK的宽度定义也 就是数据总线，这里主要看你要所用到的数据，RGB888//addressspace//1Mx4x32bit=（4096x256）x4x32bit=128Mbit注意，4096256‘defineROWSIZE //bank‘defineCOLSIZE //bank‘defineDSIZE24 //widthofdatabustoSDRAM 32bitSDRAMdata‘defineBANKSIZE2 //4banksinoneSDRAM‘define ‘define ‘COLSIZE+ ‘ ’INIT_PER=200us/T=200x10^3ns (1000/CLK)=200xCLKxxMHzns以上是计算出来的是延时计数，就是一开始上电之后，先有一个比如驱动时钟频率为100MHz，则INIT_PRE =20000； =SDRAMSDRAM的有效带宽，因此设置64ms为刷新间隔上限。64ms/bank409664ms409615.625us。819264ms81927.8125usREF_PER=15.625us/(1000/CLK)=15.625x10^3ns/(1000/CLK)=15.625xCLK(4096行)REF_PER=7.8125us/(1000/CLK)=7.8125x10^3ns/(1000/CLK)7.8125x

SC_CLSC_CLSDRAM23；潜伏期的延时大小直接关系到SDRAM3。定义SC_CL的宏后，会到SDR_CL的宏上，这个直接关系到最终的潜伏parameterSDR_CL=(SC_CL==2)?3’b10:SC_RCD数据延时定义3SC_PM这里采用了全页突发读/写操作，因此直接在中设置为A2A1A011parameterSC_BL=//SDRAMparameterSDR_BL=(SC_PM==1)?//page(SC_BL==1)?(SC_BL==2)?(SC_BL==4)?parameterSDR_BT1’b0 //顺序读/A30 //交错读/写A3=//addressspace//1Mx4x32bit=（4096x256）x4x32bit=128Mbit注意，4096256‘defineROWSIZE //bank‘defineCOLSIZE //bank‘defineDSIZE24 //widthofdatabustoSDRAM 32bitSDRAMdata‘defineBANKSIZE2 //4banksinoneSDRAM‘define ‘define ‘COLSIZE+ ‘ ’//‘define//‘defineROW4096_122MHz‘defineROW4096_100MHz parameterINIT_PER 16’d26600parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1; parameterINIT_PER 16’d24400parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1; parameterINIT_PER 16’20000parameterREF_PER= ;//2078.125parameterSC_CL=3;parameterSC_RCD=3;parameterSC_BL=1;parameterSC_PM=1;parameterSDR_CL=(SC_CL==2)?3’b10:parameterSDR_BL=(SC_PM==1)?//page(SC_BL==1)?(SC_BL==2)?(SC_BL==4)?parameterSDR_BT1’b0 //顺序读/A3；//A3=根据SDRAM的处理架构，sdram_control_4port中的架构，sdram_pll需要PLL输出两个不同相的时钟，SDRAM_PLL的驱动时钟相比控制时钟，经验值在-3ns~+1ns之间 SDRAM控制器的时钟输入 SDRAM驱动时钟输入 SDRAM控制器复位信号输入SDRAM SDRAM sdram sdram的bank sdram的选 写入地址最小值//22’d0 使能信号时，不需要额