TMS320C54x的硬件结构课件

1第2章TMS320C54x的硬件结构知识要点●硬件结构框图●总线结构●

CPU结构●存储器和I/O空间●引脚功能●中断系统1第2章TMS320C54x的硬件结构知识要点每课一题DSP芯片内有3个CPU状态控制寄存器,用于表示工作状态和控制之用，分别说明是哪3个寄存器，并指出其中的状态位或者控制位ARP,DP,XF,INTM,IPTR,MP/MC,OVLY,DROM的作用。2每课一题DSP芯片内有3个CPU状态控制寄存器,用于表示工作3DSP的硬件结构

DSP的硬件结构：(1)外部结构：引脚信号；（2）内部结构：CPU、存储器、总线、片内外设（如接口、时钟等）等部分组成。3DSP的硬件结构DSP的硬件结构：4第2章TMS320C54x的硬件结构●C54x的外部结构：引脚（包括外部总线）

TMS320C54x芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（TQFP144)不同的器件型号其引脚的个数有所不同。下面以TMS320VC5402芯片为例,介绍’C54x引脚的名称及功能。4第2章TMS320C54x的硬件结构●C54x的外部结构5第2章TMS320C54x的硬件结构

’C5402共有144个引脚(TQFP144封装)，引脚分布如图。

144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113112111110109123456789101112131415161718192021222324252627282930313233343536108107106105104103102101100999897969594939291908988878685848382818079787776757473TMS320VC54023738394041424344454647484950515253545556575859606162636465666768697071725第2章TMS320C54x的硬件结构’C546第2章TMS320C54x的硬件结构

TMS320C5402引脚：电源引脚时钟引脚控制引脚地址和数据引脚（即外部总线）串行口引脚主机接口引脚通用I/O引脚测试引脚6第2章TMS320C54x的硬件结构TMS320C547第2章TMS320C54x的硬件结构TMS320C54x的内部组成

中央处理器CPU

I/O功能扩展接口

内部总线

特殊功能寄存器

数据存储器RAM

程序存储器ROM

串行口主机通信接口HPI

定时系统

中断系统●C54x的内部结构

7第2章TMS320C54x的硬件结构TMS320C54x8第2章TMS320C54x的硬件结构●C54x的主要特性

1．CPU

2．存储器

3．指令系统

4．在片外围电路

5．电源

6．片内仿真接口

7．速度8第2章TMS320C54x的硬件结构●C54x的主要特性9

1．CPU

●4组总线：P,C,D,E总线●

40位逻辑运算单元ALU：包括2个40位的累加器A,B和桶型移位寄存器。●乘法器：17*17位；暂存器T(16位）。●比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。

●指数编码器，是一个支持单周期指令EXP的专用硬件。可以在一个周期内计算40位累加器数值的指数。

●配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。

91．CPU●4组总线：P,C,D,E总线●指数编码10

2．存储器

●可访问的最大存储空间为192K×16位，即64K字的程序存储器、64K字的数据存储器以及64K字的I/O空间。

●片内ROM，可配置为程序存储器和数据存储器。

●片内RAM有两种类型，即双寻址RAM（DARAM）和单寻址RAM（SARAM）。

102．存储器●可访问的最大存储空间为1911

3．在片外围电路●具有软件可编程等待状态发生器●设有可编程分区转换逻辑电路●带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器●支持全双工操作的串行口，可进行8位或16位串行通信●带4位预定标器的16位可编程定时器●设有与主机通信的并行接口（HPI）●具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号●数据总线具有总线保持器特性113．在片外围电路●具有软件可编程等待状12

4．电源●具有多种节电模式。可用IDLE1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。●可在软件控制下，禁止CLKOUT输出信号。

5．片内仿真接口

●

具有符合IEEE1149.1标准的片内仿真接口。

124．电源●具有多种节电模式。5．片内仿13

6．速度●5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。●3.3V电压的器件，其速度可达到80MIPS，指令周期时间为12.5ns。●2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。●1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。136．速度●5.0V电压的器件，其速度可达14第2章TMS320C54x的硬件结构●’C54x的内部结构

TMS320C54x的硬件结构图

PAGENDAGEN

特殊功能寄存器系统控制程序地址生成器数据地址生成器

CPU乘法累加器算术/逻辑运算单元桶形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEB14第2章TMS320C54x的硬件结构●’C54x的内部15总线结构（1）冯·诺伊曼（VonNeuman）结构

（DSP不采用）

CPUI/O口ROM串行接口RAM并行接口外部存储器接口地址总线AB数据总线DB15总线结构（1）冯·诺伊曼（VonNeuman）结构（16（2）哈佛（Harvard）结构（DSP采用）

外部管理数据总线外部管理地址总线数据总线数据地址总线程序数据总线程序地址总线CPUI/O口ROM串行接口RAM并行接口外部存储器接口

改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。

16（2）哈佛（Harvard）结构（DSP采用）外部管理17第2章TMS320C54x的硬件结构●’C54x的内部总线结构

4组总线:P、C、D、E，每组2条，共8条总线1）P组：程序总线。PB、PAB,访问程序存储器2）C、D组：数据读总线：CB、CAB、DB、DAB；3）E组：数据写总线：EB、EAB17第2章TMS320C54x的硬件结构●’C54x的内部18第2章TMS320C54x的硬件结构’C54x读/写操作占用总线情况读/写方式地址总线程序总线数据总线PABCABDABEABPBCBDBEB程序读程序写单数据读双数据读32位长数据读(hw)(lw)(hw)(lw)单数据写数据读/数据写双数据读/系数读外设读外设写18第2章TMS320C54x的硬件结构’C54x读/写操19第2章TMS320C54x的硬件结构CPU包括下列基本部件：

①40位算术逻辑运算单元ALU；

②2个40位的累加器A和B；

③

支持-16~31位移位范围的桶形移位寄存器；

④能完成乘法-加法运算的乘法累加器MAC；

⑤16位暂存寄存器T；

⑥16位转移寄存器TRN；

⑦

比较、选择、存储单元CSSU；

⑧指数编码器；

⑨CPU状态和控制寄存器。

●’C54x的中央处理器CPU19第2章TMS320C54x的硬件结构CPU包括下列基本20第2章TMS320C54x的硬件结构ALU的功能框图

MUXABALU符号ctr符号ctrMUXMUXCB15~CB0DB15~DB0MAC输出SXMSXMOVMC16CZA/ZBTCXYAMUBBACTDSOVA/OVB桶形移位器输出●算术逻辑单元ALU

20第2章TMS320C54x的硬件结构ALU的功能框图21第2章TMS320C54x的硬件结构●累加器A和B

累加器结构39•••

3231•••

1615•••

0累加器AAGAHAL保护位39•••

32高阶位31•••

16低阶位15•••

0累加器BBGBHBL保护位高阶位低阶位BGAG保护位：AG、BG39~32，作为算术计算时的数据位余量，以防止迭代运算中的溢出。

BGAGBHAH高阶位：AH、BH31~16；BHAHBLAL低阶位：AL、BL15~0。

BLAL21第2章TMS320C54x的硬件结构●累加器A和B累22第2章TMS320C54x的硬件结构【例】累加器A=FF01234567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。

STHA，8，T;A的内容左移8位，AH存入TFF01234567AAGAHAL

移位寄存器

TFF0123456701234567002345

T=2345H，A=FF

0123

4567HSTHA，-8，T;A的内容右移8位，AH存入T

FF01234567452301FFFFFF01T=FF01H，A=FF

0123

4567HSTLA，8，T;A的内容左移8位，AL存入T

FF012345670123

45

67

00

6700T=6700H，A=FF

0123

4567HSTLA，-8，T;A的内容右移8位，AL存入T

FF01234567452301FFFF2345T=2345H，A=FF

0123

4567H22第2章TMS320C54x的硬件结构【例】累加器A=F23第2章TMS320C54x的硬件结构●桶形移位寄存器

1.组成框图MUX符号控制SC移位寄存器(-16~31)写选择MSW/LSWDB15~DB0CB15~CB0EB15~EB0测试位TcALUCSSUSXMABTASM(4~0)指令寄存器立即数-16~150~15

①

多路选择器MUXMUXMUXMUX

②

符号控制SC符号控制SC符号控制SC

③

移位寄存器移位寄存器(-16~31)移位寄存器(-16~31)移位寄存器(-16~31)移位寄存器(-16~31)

④写选择电路

写选择MSW/LSW写选择MSW/LSW写选择MSW/LSW①

多路选择器MUX用来选择输入数据。②

符号控制SC

用于对输入数据进行符号位扩展。③

移位寄存器

用来对输入的数据进行定标和移位。④写选择电路

用来选择最高有效字和最低有效字。

23第2章TMS320C54x的硬件结构●桶形移位寄存器24第2章TMS320C54x的硬件结构2．桶形移位寄存器的输入

①

取自DB数据总线的16位

输入数据；②

取自DB和CB扩展数据总

线的32位输入数据；③

来自累加器A或B的40位

输入数据。3．桶形移位寄存器的输出

①

输出至ALU的一个输入端；

②经写MSW/LSW选择电路

输出至EB总线。

MUX符号控制SC移位寄存器(-16~31)写选择MSW/LSWDB15~DB0CB15~CB0EB15~EB0测试位TcALUCSSUSXMABTASM(4~0)指令寄存器立即数-16~150~15DB15~DB0DB15~DB0DB15~DB0DB15~DB0CB15~CB0DB15~DB0CB15~CB0DB15~DB0CB15~CB0AAABBBALUALUALUEB15~EB0EB15~EB0EB15~EB024第2章TMS320C54x的硬件结构2．桶形移位寄存器25第2章TMS320C54x的硬件结构●乘法-累加单元MAC

’C54x的乘法-累加单元MAC是由乘法器、加法器、符号控制、小数控制、零检测器、舍入器、饱和逻辑和暂存器几部分组成。

25第2章TMS320C54x的硬件结构●乘法-累加单元M26零检测舍入器饱和逻辑取整40位加法器MUXXMYM乘法器(1717)符号控制符号控制XMUXYMUXTDB15~DB0CB15~CB0PB15~PB0YAXAOVMOVA/OVBZA/ZB至A/BFRCTAB0来自A来自BPACDADT乘法-累加单元功能框图

26零检测舍入器饱和逻辑取整40位加法器MUXXM27

MAC单元具有强大的乘法-累加运算功能，可在一个流水线周期内完成1次乘法运算和1次加法运算。在数字滤波（FIR和IIR滤波）以及自相关等运算中，使用乘法-累加运算指令可以大大提高系统的运算速度。

27MAC单元具有强大的乘法-累加运算功能，可在一个28第2章TMS320C54x的硬件结构●比较、选择和存储单元CSSU

’C54x的比较、选择和存储单元（CSSU）是一个特殊用途的硬件电路，专门用来完成Viterbi算法中的加法/比较/选择（ACS）操作。比较电路COMP状态转移寄存器TRN

状态比较寄存器TC

MUXCOMPTRNTCCCSUABMSW/LSW选择EB15~EB0来自桶形移位器多路选择器MUXMUXMUXCOMPCOMPTRNTRNTCTC28第2章TMS320C54x的硬件结构●比较、选择和存储29第2章TMS320C54x的硬件结构

例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。

指令格式：

CMPSA，*AR1

功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较，

若AH>AL，则AH→*AR1，TRN左移1位，0→TRN(0)，

0→TC；

若AH<AL，则AL→*AR1，TRN左移1位，1→TRN(0)，

1→TC。29第2章TMS320C54x的硬件结构例如，CM30第2章TMS320C54x的硬件结构●指数编码器EXP

指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。

功能：求累加器中数据的指数值。

指数值=冗余符号位-8

30第2章TMS320C54x的硬件结构●指数编码器EXP31指数编码器EXP累加器A

累加器B

T寄存器

例如：教材P3431指累加器A累加器BT寄存器例如：教材P3432第2章TMS320C54x的硬件结构●CPU状态和控制寄存器

’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：

状态寄存器0（ST0）

状态寄存器1（ST1）

工作方式状态寄存器（PMST）

ST0和ST1主要包含各种工作条件和工作方式的状态；

PMST包含存储器的设置状态和其他控制信息。

32第2章TMS320C54x的硬件结构●CPU状态和控制33第2章TMS320C54x的硬件结构1．状态寄存器0（ST0）表示寻址方式和运行状态。

ST0的结构：15—1312111098——0ST0：ARPTCCOVAOVBDPARPARPTCTCCCOVBOVAOVBOVADPDP：数据存储器页指针。

用来与指令中提供的7位地址结合形成1个

16位数据存储器的地址。DP33第2章TMS320C54x的硬件结构1．状态寄存器0（34ARP：辅助寄存器指针。用来选择使用单操作数间接寻址时的辅助寄存器AR0~AR7。TC：测试/控制标志。

用来保存ALU测试操作的结果。C：进位标志位。

用来保存ALU加减运算时所产生的进/借位。OVA/B：累加器A/B的溢出标志。

用来反映A/B是否产生溢出。34ARP：辅助寄存器指针。TC：测试/控制标志。C：进位标35第2章TMS320C54x的硬件结构2．状态寄存器1(ST1)151413121110987654~0BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM

表示寻址要求、初始状态的设置、I/O及中断的控制等。35第2章TMS320C54x的硬件结构2．状态寄存器136BRAF：块重复操作标志位。

用来指示当前是否在执行块重复操作。

BRAF=0

表示当前不进行重复块操作；

BRAF=1

表示当前正在进行块重复操作。CPL：直接寻址编辑方式标志位；

用来指示直接寻址选用何种指针。

CPL=0

选用数据页指针DP的直接寻址；

CPL=1

选用堆栈指针SP的直接寻址。36BRAF：块重复操作标志位。CPL：直接寻址编辑方式标志37XF：外部XF引脚状态控制位。

用来控制XF通用外部输出引脚的状态。

执行SSBX

XF=1

XF通用输出引脚为1；执行RSBX

XF=0

XF通用输出引脚为0。HM：保持方式位；响应HOLD信号时，指示

CPU是否继续执行内部操作。

HM=0

CPU从内部程序存储器取指，

继续执行内部操作。

HM=1

CPU停止内部操作。

37XF：外部XF引脚状态控制位。HM：保持方式位；响应HO38INTM：中断方式控制位；

用于屏蔽或开放所有可屏蔽中断。

INTN=0

开放全部可屏蔽中断；

INTN=1

禁止所有可屏蔽中断。0：保留位，未被使用，总是读为0。38INTM：中断方式控制位；0：保留位，未被使用，总是读为39OVM：溢出方式控制位；

用来确定累加器溢出时，对累加器的加载方式。

OVM=0

将运算的溢出结果直接加载到累加器中；

OVM=1

当正溢出时，将007FFFFFFFH加载累加器；

当负溢出时，将FF80000000H加载累加器。SXM：符号位扩展方式控制位；用来确定数据在运算之前是否需要符号位扩展。

SXM=0

数据进入ALU之前禁止符号位扩展；

SXM=1

数据进入ALU之前进行符号位扩展。39OVM：溢出方式控制位；SXM：符号位扩展方式控制位；用40第2章TMS320C54x的硬件结构3．工作方式状态寄存器PMSTSSTSMULCLKOFFDROMAVISOVLYMP/MCIPTR012345615~7

主要设定和控制处理器的工作方式和存储器的配置，反映处理器的工作状态。中断向量指针CPU工作方式选择位RAM重复占位标志地址可见控制位数据ROM映射选择位时钟输出选择位乘法饱和方式位存储饱和位40第2章TMS320C54x的硬件结构3．工作方式状态寄41第2章TMS320C54x的硬件结构

IPTR：用来指示中断向量表指向哪一页；

MP/MC：用来确定是否允许使用片内程序存储器ROM

OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。

AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线；

DROM：用来决定片内ROM是否可以映射到数据存储空间；

CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出；

SMUL：用来决定乘法结果是否需要进行饱和处理；

SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。41第2章TMS320C54x的硬件结构IPTR：用来42第2章TMS320C54x的硬件结构

●C54x的存储空间结构

’C54x共有192K字的存储空间，分成3个相互独立的存储空间：

64K字（16位）的程序存储空间；

64K字（16位）的数据存储空间；

64K字（16位）的I/O空间。42第2章TMS320C54x的硬件结构●C54x的存每课一题DSP的存储器分为程序存储器和数据存储器，都有64K的地址空间，这些地址空间是如何分配和使用的？参看教材P36页的内存图，理解内存资源的使用方法。43每课一题DSP的存储器分为程序存储器和数据存储器，都有64K441)程序存储空间：存放指令代码和系数表；

2)数据存储空间：存放临时数据；3)I/O存储空间：指其他模块的地址441)程序存储空间：存放指令代码和系数表；45第2章TMS320C54x的硬件结构

所有’C54x芯片都含有片内RAM和ROM。片内RAMSARAMDARAM——

单寻址RAM——

双寻址RAMDARAM：由存储器内的一些分块组成。

每个DARAM块在单周期内能被访问2次。

SARAM：由存储器分块组成。

每个SARAM块在单周期内只能被访问1次。片内ROM：主要存放固化程序和系数表。一般构成程序存储空间，也可以部分地映射在数据存储空间。45第2章TMS320C54x的硬件结构所有’C546第2章TMS320C54x的硬件结构片内存储器的优点：

●不需要插入等待状态；

●与外部存储器相比，成本低；

●比外部存储器功耗小。

DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。

46第2章TMS320C54x的硬件结构片内存储器的优点：47第2章TMS320C54x的硬件结构’C54x片内存储器资源配置DSP存储器’C541’C542’C543’C545’C546’C548’C549’C5402’C5410’C5416’C5420ROM程序程序/数据DARAMSARAM28K20K8K5K02K2K010K02K2k010K048K32K16K6K048K32K16K6K02K2K08K24K16K16K08K24K4K4K4K16K0

16K16K08K56K16K16K064K64K00032K168K47第2章TMS320C54x的硬件结构’C54x片内存储48第2章TMS320C54x的硬件结构●存储空间结构

▼’C54x片内和片外存储器（包括程序存储器和数据存储器）统一编址。

▼内部RAM可存数据空间，也可存程序。

▼ROM可存程序，也可以部分存数据；

ROM可以存放数据，RAM可以存放程序。

48第2章TMS320C54x的硬件结构●存储空间结构49第2章TMS320C54x的硬件结构

1）MP/MC位：控制片内ROM是否存放程序。指工作模式。

★当MP/MC=1时，称为微处理器模式。片内ROM不存放程序。

★当MP/MC=0时，称为微计算机模式。

片内ROM可存放程序。

3个控制位：MP/MC，OVLY，DROM（控制存储器的使用和分配）49第2章TMS320C54x的硬件结构1）MP/50第2章TMS320C54x的硬件结构

★OVLY=0时，片内RAM只存放数据。

★OVLY=1时，片内RAM可存放程序和数据。

2）OVLY位：控制片内RAM是否存放程序。

★DROM=0时，片内ROM只存放程序。

★DROM=1时，片内ROM可存放数据。

3）DROM位：控制片内ROM是否存放数据。50第2章TMS320C54x的硬件结构★OVLY51第2章TMS320C54x的硬件结构TMS320VC5402存储器配置结构

MP/MC=0微计算机模式外部存储器MP/MC=1微处理器模式DROM控制的数据存储空间

DROM=1保留

DROM=0外部存储器FF00H256FFFFHDROM=1内部ROMDROM=0外部存储器F000H4kFEFFH外部存储器4000H44kEFFFH内部DARAM(16K×16位字）0080H16k3FFFH暂存器SPRAM0060H32007FH存储器映像寄存器0000H96005FH地址数据存储空间0000H128007FHOVLY=1

保留

(0页)OVLY=0

外部存储器0080H16k3FFFHOVLY=1

内部DARAMOVLY=0

外部存储器4000H44kEFFFH外部存储器F000H4k内部ROMFF7FH保留FF80H128FFFFH中断矢量表(内部存储器)地址程序存储空间0000H128007FHOVLY=1

保留

(0页)OVLY=0

外部存储器0080H16k3FFFHOVLY=1

内部DARAMOVLY=0

外部存储器4000H外部存储器48k外部存储器FF7FH外部存储器FF80H128FFFFH中断矢量表(外部存储器)地址程序存储空间51第2章TMS320C54x的硬件结构TMS320VC552第2章TMS320C54x的硬件结构●程序存储空间（64K,分为0～511页，每页128字）程序可存放在片内ROM、DARAM和片外ROM3个位置

’C5402共有20条地址线，可寻址1M字的外部程序存储器。它的内部ROM和DARAM可通过软件映射到程序空间。当存储单元映射到程序空间时，CPU可自动地按程序存储器对它们进行寻址。

如果程序地址生成器（PAGEN）产生的地址处于外部存储器，CPU可自动地对外部存储器寻址。52第2章TMS320C54x的硬件结构●程序存储空间（53第2章TMS320C54x的硬件结构▼程序存储空间的扩展（了解）

在’C54x系列芯片中，有些芯片采用分页扩展的方法，使程序存储空间可扩展到1M~8M。

如：’C5409和’C5416可扩展到8M。’C5402有20条外部程序地址总线，其程序空间只能扩展到1M。53第2章TMS320C54x的硬件结构▼程序存储空间的扩54第2章TMS320C54x的硬件结构分页扩展技术的特点：①

有20或23条外部程序地址线，可寻址1M或8M存储空间；②有1个额外的存储器映像寄存器—程序计数器扩展寄存器XPC，7位有效位，27＝128；③

有6条寻址扩展程序空间的指令，用于寻址扩展程序空间。54第2章TMS320C54x的硬件结构分页扩展技术的特点55第2章TMS320C54x的硬件结构▼内部ROM

’C5402共有4K字的内部ROM。

当MP/MC=0，4K字的ROM被映射到程序空间，这种模式比较常用。

低2K：用户专用程序，但要找厂家才能烧入，仿真时可用。

高2K：TI公司定义,出厂时已经固化了引导程序、中断向量表和常数表。55第2章TMS320C54x的硬件结构▼内部ROM56第2章TMS320C54x的硬件结构

TI公司定义的内容（ROM高2K中：F800~FFFF)：

●引导程序。

●256字μ律扩展表。

●256字A律扩展表。

●256字正弦函数值查找表。

●保留

●中断向量表。F800H~FBFFHFC00H~FCFFHFD00H~FDFFHFE00H~FEFFHFF00H~FF7FHFF80H~FFFFH引导程序μ律扩展表A律扩展表sin函数表保留中断向量表F800HF900HFA00HFB00HFC00HFD00HFE00HFF00HFF80H56第2章TMS320C54x的硬件结构TI公司定义57自举引导方法：复位后先执行复位中断向量指令，从而启动引导程序，引导程序选择一种方式，即从串行口、外部存储器、I/O口、主机接口几种方式中选择一种，搬移用户程序（存放在片外）到片内指定位置，然后将PC指针指向程序入口，从而完成用户程序的引导过程。

●数据存储空间（64K,分为0～511页，每页128字）▼数据存储空间的配置

57自举引导方法：复位后先执行复位中断向量指令，从而启动引导58第2章TMS320C54x的硬件结构

’C54x的数据存储空间由内部和外部存储器构成，共有64K字，采用内部和外部存储器统一编址。数据可存放在3个区域：片内RAM、ROM和片外RAM中。58第2章TMS320C54x的硬件结构’C54x59第2章TMS320C54x的硬件结构

’C54x的内部数据存储器由SARAM、DARAM和内部ROM组成。当DROM=0时，内部ROM不映射到数据空间；

当DROM=1时，部分内部ROM映射到数据存储空间。’C54x片内数据存储器容量及其分配器件ROMDARAMSARAM’C5418K5K—’C542—10K—’C543—10K—’C54516K6K—’C54616K6K—’C548—8K24K’C54916K8K24K’C54024K16K—’C541016K8K56K’C5420—32K168K59第2章TMS320C54x的硬件结构’C54x60第2章TMS320C54x的硬件结构’C5402数据存储空间结构：0～511页

0000H~0050H

存储器映像寄存器

0060H~007FH

暂存器SPRAM0080H~3FFFH内部DARAM4000H~EFFFH外部存储器DROM=1

使用内部ROM

F000H~FEFFH内部ROMFF00H~FFFFH保留DROM=0

不使用内部ROM

F000H~FEFFH外部存储器DROM=1保留

DROM=0外部存储器FF00HFFFFHDROM=1内部ROMDROM=0外部存储器F000HFEFFH外部存储器4000HEFFFH内部DARAM(16K字）0080H3FFFH暂存器SPRAM0060H007FH存储器映像寄存器0000H005FH数据存储空间地址存储器映像寄存器暂存器SPRAM内部DARAM(16K字）外部存储器DROM=1内部ROM

DROM=1保留存储器映像寄存器暂存器SPRAM内部DARAM(16K字）外部存储器DROM=1内部ROM

DROM=1保留DROM=1保留

DROM=0外部存储器DROM=1内部ROMDROM=0外部存储器外部存储器内部DARAM(16K字）暂存器SPRAM存储器映像寄存器60第2章TMS320C54x的硬件结构’C5402数据存61第2章TMS320C54x的硬件结构内部RAM前面的配置：0380H~03FFH0300H~037FH0280H~02FFH0200H~027FH0180H~01FFH0100H~017FH0080H~00FFH0060H~007FH0200H~005FH0000H~001FH存储器映像的CPU寄存器0000~001FH：特殊功能寄存器存储器映像的外设寄存器0020~005FH：外设寄存器暂存器SPRAM(DP=0)0060~007FH：暂存寄存器DARAM(DP=7)DARAM(DP=6)DARAM(DP=5)DARAM(DP=4)DARAM(DP=3)DARAM(DP=2)DARAM(DP=1)0080~03FFH(16K)：7个DARAM数据块。61第2章TMS320C54x的硬件结构内部RAM前面的配62第2章TMS320C54x的硬件结构

★RAM分块：

为了便于CPU的并行操作，提高芯片的高速处理能力，从0080H开始，按每80H（128）个存储单元为一个块，将DARAM分成若干个数据块。

分块以后，用户可以在同一个周期内从同一块DARAM中取出两个操作数，并将数据写入到另一块DARAM中。62第2章TMS320C54x的硬件结构★RAM分63第2章TMS320C54x的硬件结构▼存储器映像寄存器(教材P41)

在’C54x的数据存储空间中，前80H个单元（0页）包含有的CPU寄存器、片内外设寄存器和暂存器。这些寄存器全部映射到数据存储空间，称作存储器映像寄存器MMR。存储器映像寄存器MMR：

①

CPU寄存器——特殊功能寄存器；

②

片内外设寄存器；

③

暂存器SPRAM。

63第2章TMS320C54x的硬件结构▼存储器映像寄存器64第2章TMS320C54x的硬件结构

特殊功能寄存器

功能：主要用于程序的运算处理和寻址方式的选

择和设定。地址范围：0000H~001FH。

’C5402的CPU寄存器共有27个，CPU访问这些寄存器时，不需要插入等待时间。外设寄存器

功能：用来控制片内外设电路的状态和存放数据。

地址范围：0020H~005FH。64第2章TMS320C54x的硬件结构’C54065暂存器SPRAM

功能：用来暂存变量。地址范围：0060H~007FH。

包括串行口通信控制寄存器组、定时器定时控制寄存器组、时钟周期设定寄存器组等。65暂存器SPRAM包括串行口通信控制寄存器组、定66第2章TMS320C54x的硬件结构●I/O空间（64K，指其他模块的地址)

’C54x除了程序和数据存储空间外，还提供了一个具有64K字的I/O空间。

主要用于对片外设备的访问。可以使用输入指令PORTR和输出指令PORTW对I/O空间寻址。

在对I/O空间访问时，除了使用数据总线和地址总线外，还要用到IOTRB、IS和R/W控制线。

IOTRB和IS：用于选通I/O空间；

R/W：用于控制访问方向。

66第2章TMS320C54x的硬件结构●I/O空间（67●

DSP中断系统主程序：一般为监控程序中断程序（ISR)：具体实现某种功能中断：当需要处理某个事件时，产生一个中断信号，请求CPU执行中断程序，完成后返回主程序中断源：中断的响应条件：2个控制寄存器：IFR(中断标志）,IMR（中断屏蔽控制）优先级中断的分类：中断的响应过程：中断向量中断向量表67●DSP中断系统主程序：一般为监控程序68●

DSP中断系统TMS320C54x系列DSP的中断有硬件中断和软件中断之分，共30个中断源，教材P44)。软件中断由程序指令产生（INTR、TRAP或RESET），直接执行某个中断程序。硬件中断由电路的一个信号产生。这些中断使DSP暂时停止主程序的执行，而去执行中断服务程序（ISR）。68●DSP中断系统TMS320C54x系列DSP的中断有69DSP的硬件中断，一般由硬件设备产生。硬件中断分为两种类型：☆外部硬件中断由外部中断口的信号触发；

☆内部硬件中断由片内外设的信号触发。当多个硬件中断同时请求时，DSP根据其优先级的不同对其进行响应。69DSP的硬件中断，一般由硬件设备产生。硬件中断分为两种类70可屏蔽中断和非屏蔽中断

☆可屏蔽中断（可用软件控制是否响应的中断）

C54x有16个用户可屏蔽中断70可屏蔽中断和非屏蔽中断71对于C5402，这些中断名为：

INT3~INT0;RINT0/XINT0、RINT1/XINT1（串口中断）

TINT0/TINT1(定时器中断)DMAC4/DAAC5(DMA中断）

HPIINT(HPI中断)

☆非屏蔽中断（中断不能禁止，DSP无条件响应）

C54x的非屏蔽中断包括所有的软件中断和两个外部硬件中断/RS和NMI。71对于C5402，这些中断名为：72中断寄存器(2个）1）中断标志寄存器IFR如果有中断产生，则IFR对应的中断标志位置1，中断响应后标志位自动清零2）中断屏蔽寄存器IMR用于单独控制每一个中断，若某中断的屏蔽位为0则禁止该中断，为1允许。3）中断总开关INTM（ST1中的控制位）为0时打开所有的中断，为1时关闭所有的中断4）非屏蔽中断不受上述寄存器控制72中断寄存器(2个）1）中断标志寄存器IFR73中断控制DSP中断处理分为三个阶段

☆请求中断☆响应中断☆执行中断服务程序1.

中断请求一个中断可由硬件器件或软件指令提出请求。当产生一个中断时，中断标志寄存器IFR中相应的中断标志位被置1。不管中断是否被处理器应答，该标志位都会置