集成电路设计实践-跨导运放_第1页
集成电路设计实践-跨导运放_第2页
集成电路设计实践-跨导运放_第3页
集成电路设计实践-跨导运放_第4页
集成电路设计实践-跨导运放_第5页
已阅读5页，还剩24页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

常用的关系式：AT=2VE*L/(VGS-VT),but在设计中，可选择一个合理悲观的VDS值，比如VDS=(VGS-VT)+0.1or来估计VE的值，然后该值可用于估算ATNMOS进行扫描分析，得到在典型的VGS-VT=0.2V下，AT~VDS的关系，以及在固定的VDS下，AT~VGS-VT和L的关系（实际的设计通常有一个固定的VDS，这与outputswing有关）；从胶片的结果可知，T与D有相当明显的关系，而在固定的D下，保持饱和区工作，有AT∝LST；结合这两个关系，对于具有不同L，VGS-VT,的MOST，都可估计出spice仿真比较接近的结果其中AT表示单个晶体管的增益：AT~=10*VE*L.再来outputswing:第5类可以实现rail-to-rail输出，并且，由于其第一级的outputswing较小，可以实现较大的commoninputswing，以及较大的gain，对于向更低供电电压第6类带有gain-boosting的单级OTA的单端outputswing~=(1-10%)VDD-4*VDS~4.5-4*0.4~3V，大致可以满足要求，但电路设计较复杂，且对于低压电路来说较难达到大的outputswing;第7类的OTA可以是对称-2级cascode结构，也可以是folded+2级cascode结cascode叠加结构会限制outputswing,作为运放设计的例子，这里选择第5类运放结构要设计输入MOST的gm,Ids等，需先确定补偿电容Cc的选择对于比较高速的设计，sansen的上已经告诉结论：即选择，在功耗上是一个较优的选择其原因是fndgm2cn/CLCc不能太小 phasemargingainmargin ---------------- - 90.0909148.202M phasemargin ----------------- phasemargin -----------------在worstcase(sf,capfast,85) PM(Deg)@Freq(Hz) 12345678取n=4，则 PM(Deg)@Freq(Hz) "mfstfcf""mfftscf""mfstfcs""mfstscf""msstfcf""mfftfcf""mfftscs""msftscf""msstscs""mfftfcs""typical""msftfcf""msstfcs""mfstscs""msftf

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论