实验二组合逻辑电路设计方案fpga_第1页
实验二组合逻辑电路设计方案fpga_第2页
实验二组合逻辑电路设计方案fpga_第3页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实二组逻电的计一、实验目的：、掌用语言和进行组合逻辑电路的设计方法。、加对设全过程的理解。、掌组合逻辑电的静态测试方法。二、实验设备：机三、实验内容：、用语言输入法设计三人表决器，其输入为码要求当输入1的数大于等于时，判别电路输出为；之为。、用VHDL语输入法设计编器。四、实验步骤：（一）三人表决器、采用文本编辑器输入三人表决器VHDL语源程序，建立工程。VHDL语源程序如下所示：libraryieee;ieee.std_logic_unsigned.all;entitybj(m:indownto0);y:outarchitectureoneofbjbeginbeginifm="000"theny<='0';elsify<='0';elsify<='0';elsify<='1';elsify<='0';elsify<='1';elsify<='1';elsify<='1';if;、编译并进行仿真，仿真结果如下所示：/

由仿真结果可以验证当输入个数大于等于2时判别电路输出为1；反之为0。可以达到三人表决器的效果。（二）码器、采用文本编辑器输入8-3编器VHDL语源程序，建立工程语源程序如下所示：libraryieee;entityencoder83isstd_logic_vector(7DOWNTO0);y:outstd_logic_vector(2encoder83;architecturearcofbeginPROCESS(d)BEGINifd(7)='0'y<="111";elsifd(6)='0'y<="110";elsifd(5)='0'y<="101";elsifd(4)='0'y<="100";elsifd(3)='0'y<="011";elsifd(2)='0'y<="010";elsifd(1)='0'y<="001";y<="000";if;/

arc;、编译并进行仿真，仿真结果如下所示：五、心得与体会实验中意识到自对课本知识为生疏在面对实验的过程中有点茫然不知道应如何应用所学的知识去解释实验结果以在今后的学习中我会尽量多注重课本知识将课本知识良好的掌握

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论