集成电路设计3-版图设计课件

集成电路课程设计主讲：余隽Tel:8470618411/24/20221集成电路课程设计主讲：余隽Tel:8470618411/2第二章

CMOS集成电路设计中的基本概念1、原理图2、版图11/24/20222第二章1、原理图11/23/20222junyudlut.版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连线？版图设计的重要性：电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。版图设计的目标：实现电路正确物理连接，芯片面积最小，性能优化（连线总延迟最小）版图设计包括：基本元器件版图设计；布局和布线；版图检验与分析。11/24/20223版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连N阱BBCMOS集成电路基本工艺流程P型衬底N阱700mm1.2mm200nm6.5nm0.35mm薄氧有源区GSDGSDcontactvia注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底N阱单poly工艺11/24/20224N阱BBCMOS集成电路基本工艺流程P型衬底N阱700mmCMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区、P+掺杂区、阱区；各金属层；半导体：绝缘介质：各介质层（氧化硅，氮化硅）；版图设计：充分利用各层特性来设计真实的元器件。11/24/20225CMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区硅芯片上的电子世界--电阻电阻：具有稳定的导电能力（半导体、导体）；薄膜电阻硅片厚度：百纳米宽度：微米芯片上的电阻：薄膜电阻；11/24/20226硅芯片上的电子世界--电阻电阻：具有稳定的导电能力（半导体、能与CMOS工艺兼容的电阻主要有四种：扩散电阻、多晶硅电阻、阱电阻、MOS电阻（1）多晶硅电阻最常用，结构简单。在场氧（非薄氧区域）。P型衬底电阻的版图设计多晶硅电阻（poly）辅助标志层：res_dum为什么电阻要做在场氧区？11/24/20227能与CMOS工艺兼容的电阻主要有四种：（1）多晶硅电阻P型衬P型衬底（2）扩散电阻在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOSN阱工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。P型衬底N阱N+扩散电阻P+扩散电阻P+接地PN结反型隔离N+接电源PN结反型隔离11/24/20228P型衬底（2）扩散电阻P型衬底N阱N+扩散电阻P+扩散电阻PP型衬底（3）阱电阻阱电阻就是一N阱条，两头进行N+扩散以进行接触。N阱阱电阻（N-Well）11/24/20229P型衬底（3）阱电阻N阱阱电阻（N-Well）11/23/（4）MOS电阻(有源电阻)利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。栅极连接漏极，MOS管始终处于饱和区。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-11/24/202210（4）MOS电阻(有源电阻)栅极连接漏极，MOS管始终处于饱电阻版图设计比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：各层阻值不同，且电阻有一定的温度和电压特性对称设计对称更好层次方阻（欧/方）金属60mW/多晶硅几~上千W/N+/P+diffusion5W/N-well1kW/蛇形，meanderDummyresistor，匹配邻近效应11/24/202211电阻版图设计比例电阻的版图结构各层阻值不同，且电阻有一定的温11/24/20221211/23/202212硅片几十微米硅芯片上的电子世界--电容电容：一对电极中间夹一层电介质的三明治结构；硅芯片上的薄膜电容：下电极：金属或多晶硅氧化硅电介质上电极：金属或多晶硅11/24/202213硅片几十微米硅芯片上的电子世界--电容电容：一对电极中间夹一两层导体夹一层绝缘体形成平板电容金属-金属（多层金属工艺，MIM）金属-多晶硅多晶硅-多晶硅（双层多晶硅工艺,PIP）金属-扩散区多晶硅-扩散区PN结电容MOS电容:多晶硅栅极与沟道（源/漏极）11/24/202214两层导体夹一层绝缘体形成平板电容11/23/202214ju比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：cap_dum11/24/202215比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：c平板电容MIM结构，使用顶层金属与其下一层金属；下极板与衬底的寄生电容小；电容区的下方不要走线；精度好；PIP、MIP结构，传统结构；第n-1层金属MIM上电级第n层金属钝化层常见结构：MIM,PIP,MIP；11/24/202216平板电容MIM结构，使用顶层金属与其下一层金属；下极板与衬底多层平板电容（MIM）增加单位面积电容；精度高，匹配性好；侧壁电容：单位面积电容值可比左边的大；精度较高，匹配性较好；多层金属制作的平板电容和侧壁电容11/24/202217多层平板电容（MIM）侧壁电容：多层金属制作的平板电容和侧壁MOS电容n+n+p-typebodyWLtoxpolysilicongateVGVS利用栅氧电容；面积小；非线性；有极性。旁路电容。0VTHVGSCGS强反型累积区11/24/202218MOS电容n+n+p-typebodyWLtoxpolys硅芯片上的电子世界--电感电感：缠绕的线圈；硅芯片上的薄膜电感：硅片几十微米11/24/202219硅芯片上的电子世界--电感电感：缠绕的线圈；硅片几十微米11电感版图设计单匝线圈多匝螺旋型线圈多匝直角型线圈平面上的螺旋设计：直角螺旋电感的等效电路（忽略电阻时）耦合电容是严重的寄生参量，高频下可能使电感呈容性。11/24/202220电感版图设计单匝线圈多匝螺旋型线圈多匝直角型线圈平面上的关键尺寸与剖面图D:边长/直径diameterW:线条宽度widthS:线条间隔spacing

betweenN:匝数numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用顶层金属作为线圈，因为它的方阻最小；中心由下一层金属（或多晶硅）引出。11/24/202221关键尺寸与剖面图D:边长/直径diameterP-sil硅芯片上的电子世界—晶体管二级管：pn结硅芯片上的二极管：P型衬底N阱11/24/202222硅芯片上的电子世界—晶体管二级管：pn结P型衬底N阱11/2CMOSN阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwellP型衬底N阱P+P+N+PNpsub-nwellDiode直接做在衬底上P型端为衬底电位(vss/gnd)P型衬底N阱N+N+P+NPsp-nwellDiode做在阱里11/24/202223CMOSN阱工艺中二极管结构有两种，一是psub-nwel硅芯片上的电子世界—晶体管三级管：pnp，npn硅芯片上的三极管：…….

P型衬底N阱P+P+N+11/24/202224硅芯片上的电子世界—晶体管三级管：pnp，npn…….P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺下可以做双极晶体管。以N阱工艺为例说明PNP,NPN如何形成。VPNP垂直PNP注：由于P衬底接最低电位vss/gnd因此，VPNP集电极也必须接vss/gnd

。CBE11/24/202225P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺三极管的设计LPNP横向PNP11/24/202226三极管的设计LPNP11/23/202226junyudluP型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。BPCBEVNPN垂直NPN11/24/202227P型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CM硅芯片上的电子世界—MOS管MOS管：金属氧化物半导体硅芯片上的MOS管：几十到几百纳米栅源漏基11/24/202228硅芯片上的电子世界—MOS管MOS管：金属氧化物半导体几十到CMOS的设计注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底栅极漏极源极基极栅极nmos漏极源极基极pmos11/24/202229CMOS的设计注：P衬底栅极漏极源极基极栅极nmos漏极源极硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；多晶硅薄膜。11/24/202230硅芯片上的电子世界—引线引线：良好导电的线；11/23/20硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开接触孔淀积第一层金属11/24/202231硅芯片上的电子世界—引线引线：良好导电的线；N阱P衬底淀积介硅芯片上的电子世界—引线硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开过孔淀积第二层金属11/24/202232硅芯片上的电子世界—引线硅芯片上的导线：铝或铜薄膜；N阱P衬版图：描述电子元件以及引线的形状、位置层次化；方块图形；与芯片加工工艺密切相关；芯片加工厂只需要版图文件，不需要任何电路原理图文件。11/24/202233版图：描述电子元件以及引线的形状、位置层次化；11/23/2如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层次与掩膜版N阱P衬底11/24/202234如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层P衬底N阱Mask1Nwell11/24/202235P衬底N阱Mask1Nwell11/23/2022P衬底N阱Mask1Nwell11/24/202236P衬底N阱Mask1Nwell11/23/2022N阱P衬底二氧化硅隔离Mask2Oxide11/24/202237N阱P衬底二氧化硅Mask2Oxide11/23/N阱P衬底二氧化硅隔离Mask2Oxide11/24/202238N阱P衬底二氧化硅Mask2Oxide11/23/N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG11/24/202239N阱P衬底MOS器件的栅极Mask3PolyG11N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG11/24/202240N阱P衬底MOS器件的栅极Mask3PolyG11N阱P衬底N+Mask4nplusN+N+11/24/202241N阱P衬底N+Mask4nplusN+N+11/2N阱P衬底N+Mask4nplusN+N+11/24/202242N阱P衬底N+Mask4nplusN+N+11/2N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+11/24/202243N阱P衬底P+N+漏极源极基极栅极Mask5pplN阱P衬底P+N+漏极源极基极栅极Mask5pplusN+11/24/202244N阱P衬底P+N+漏极源极基极栅极Mask5pplN阱P衬底Mask6contact11/24/202245N阱P衬底Mask6contact11/23/20N阱P衬底Mask6contact11/24/202246N阱P衬底Mask6contact11/23/20N阱P衬底Mask7met111/24/202247N阱P衬底Mask7met111/23/20224N阱P衬底Mask7met111/24/202248N阱P衬底Mask7met111/23/20224N阱P衬底Mask8via111/24/202249N阱P衬底Mask8via111/23/20224N阱P衬底Mask8via111/24/202250N阱P衬底Mask8via111/23/20225N阱P衬底Mask9met211/24/202251N阱P衬底Mask9met211/23/20225N阱P衬底Mask9met211/24/202252N阱P衬底Mask9met211/23/20225Mask10pad钝化层开焊盘孔11/24/202253Mask10pad钝化层开焊盘孔11/23/202Mask10pad钝化层11/24/202254Mask10pad钝化层11/23/202254j版图设计电子设计+绘图艺术仔细设计，确保质量11/24/202255版图设计电子设计+绘图艺术11/23/202255junMOS管的版图设计沟道长沟道宽当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。11/24/202256MOS管的版图设计沟道长沟道宽当多晶硅穿过有MOS管的版图设计N型有源区：P型有源区：薄氧区(oxide,TO,active)+N扩散区(Nimp，Ndiff)薄氧区+P扩散区(Pimp，Pdiff)+N阱(Nwell)当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。11/24/202257MOS管的版图设计N型有源区：P型有源区：薄氧区(oxide大尺寸MOS管的版图设计

大尺寸MOS管用于提供大电流或大功率的输出，在集成电路的设计中使用非常广泛。它们的版图一般采用并联晶体管结构。3um0.6um管子沟道长：沟道宽：0.6um9um管子沟道长：沟道宽：0.6um12um11/24/202258大尺寸MOS管的版图设计3um0.6um管子沟道长：0.6一个宽沟道的MOS两个短沟道的MOS折叠简单的充分接触的MOS寄生电容减小1/2寄生电阻RG减小到1/411/24/202259一个宽沟道的MOS两个短沟道的MOS折叠简单的充分接触的MO漏区电容最小的“O”型晶体管11/24/202260漏区电容最小的“O”型晶体管11/23/202260juny灵活的版面设计11/24/202261灵活的版面设计11/23/202261junyudlut.e看版图画原理图：NWellInOutVDDGNDInOutvddgnd倒相器11/24/202262看版图画原理图：NWellInOutVDDGNDInOut大宽长比的非门11/24/202263大宽长比的非门11/23/202263junyudlut.eOutAOutVDDGNDBAvddgndOutBvddPMOS并联NMOS串联Out=A•

B共用有源区11/24/202264OutAOutVDDGNDBAvddgndOutBvddPVDDGNDAgndBvddgndOutOut=A•

B11/24/202265VDDGNDAgndBvddgndOutOut=A•X=C•(A+B)CABvddgndXvddABXCgnd11/24/202266X=C•(A+B)CABvddgndXvddABXC看下图，它是什么器件，关键尺寸是多少？多晶硅薄氧4um25umN+金属11/24/202267看下图，它是什么器件，关键尺寸是多少？多晶硅薄氧4um25u多晶硅跨过N扩散区，所以它是NMOS;多晶硅薄氧4um25umN+沟道长：

沟道宽：金属（电流从漏到源经过的沟道长度）

（垂直于沟道的扩散区宽度/电流通道的宽度）DS125um

4um11/24/202268多晶硅跨过N扩散区，所以它是NMOS;多晶硅薄氧4um25uMOS管的版图布局在版图布局中必须考虑器件分布方式对电路性能的影响，通常尽量对称布局。

器件个体或匹配体的版图设计问题:需考虑形状、方向、连接以及匹配器件在相对位置、方向等方面的问题。尽量通过版图设计避免或减小工艺过程中引起的失配或/和误差。采用小而多的接触孔，并且接触孔单元尽可能覆盖沟道宽度。11/24/202269MOS管的版图布局在版图布局中必须考虑器件分布方式对电路性能谢谢！谢谢！集成电路课程设计主讲：余隽Tel:8470618411/24/202271集成电路课程设计主讲：余隽Tel:8470618411/2第二章

CMOS集成电路设计中的基本概念1、原理图2、版图11/24/202272第二章1、原理图11/23/20222junyudlut.版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连线？版图设计的重要性：电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。版图设计的目标：实现电路正确物理连接，芯片面积最小，性能优化（连线总延迟最小）版图设计包括：基本元器件版图设计；布局和布线；版图检验与分析。11/24/202273版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连N阱BBCMOS集成电路基本工艺流程P型衬底N阱700mm1.2mm200nm6.5nm0.35mm薄氧有源区GSDGSDcontactvia注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底N阱单poly工艺11/24/202274N阱BBCMOS集成电路基本工艺流程P型衬底N阱700mmCMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区、P+掺杂区、阱区；各金属层；半导体：绝缘介质：各介质层（氧化硅，氮化硅）；版图设计：充分利用各层特性来设计真实的元器件。11/24/202275CMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区硅芯片上的电子世界--电阻电阻：具有稳定的导电能力（半导体、导体）；薄膜电阻硅片厚度：百纳米宽度：微米芯片上的电阻：薄膜电阻；11/24/202276硅芯片上的电子世界--电阻电阻：具有稳定的导电能力（半导体、能与CMOS工艺兼容的电阻主要有四种：扩散电阻、多晶硅电阻、阱电阻、MOS电阻（1）多晶硅电阻最常用，结构简单。在场氧（非薄氧区域）。P型衬底电阻的版图设计多晶硅电阻（poly）辅助标志层：res_dum为什么电阻要做在场氧区？11/24/202277能与CMOS工艺兼容的电阻主要有四种：（1）多晶硅电阻P型衬P型衬底（2）扩散电阻在源漏扩散时形成，有N+扩散和P＋扩散电阻。在CMOSN阱工艺下，N+扩散电阻是做在PSUB上，P＋扩散是在N阱里。P型衬底N阱N+扩散电阻P+扩散电阻P+接地PN结反型隔离N+接电源PN结反型隔离11/24/202278P型衬底（2）扩散电阻P型衬底N阱N+扩散电阻P+扩散电阻PP型衬底（3）阱电阻阱电阻就是一N阱条，两头进行N+扩散以进行接触。N阱阱电阻（N-Well）11/24/202279P型衬底（3）阱电阻N阱阱电阻（N-Well）11/23/（4）MOS电阻(有源电阻)利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。栅极连接漏极，MOS管始终处于饱和区。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-11/24/202280（4）MOS电阻(有源电阻)栅极连接漏极，MOS管始终处于饱电阻版图设计比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：各层阻值不同，且电阻有一定的温度和电压特性对称设计对称更好层次方阻（欧/方）金属60mW/多晶硅几~上千W/N+/P+diffusion5W/N-well1kW/蛇形，meanderDummyresistor，匹配邻近效应11/24/202281电阻版图设计比例电阻的版图结构各层阻值不同，且电阻有一定的温11/24/20228211/23/202212硅片几十微米硅芯片上的电子世界--电容电容：一对电极中间夹一层电介质的三明治结构；硅芯片上的薄膜电容：下电极：金属或多晶硅氧化硅电介质上电极：金属或多晶硅11/24/202283硅片几十微米硅芯片上的电子世界--电容电容：一对电极中间夹一两层导体夹一层绝缘体形成平板电容金属-金属（多层金属工艺，MIM）金属-多晶硅多晶硅-多晶硅（双层多晶硅工艺,PIP）金属-扩散区多晶硅-扩散区PN结电容MOS电容:多晶硅栅极与沟道（源/漏极）11/24/202284两层导体夹一层绝缘体形成平板电容11/23/202214ju比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：cap_dum11/24/202285比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：c平板电容MIM结构，使用顶层金属与其下一层金属；下极板与衬底的寄生电容小；电容区的下方不要走线；精度好；PIP、MIP结构，传统结构；第n-1层金属MIM上电级第n层金属钝化层常见结构：MIM,PIP,MIP；11/24/202286平板电容MIM结构，使用顶层金属与其下一层金属；下极板与衬底多层平板电容（MIM）增加单位面积电容；精度高，匹配性好；侧壁电容：单位面积电容值可比左边的大；精度较高，匹配性较好；多层金属制作的平板电容和侧壁电容11/24/202287多层平板电容（MIM）侧壁电容：多层金属制作的平板电容和侧壁MOS电容n+n+p-typebodyWLtoxpolysilicongateVGVS利用栅氧电容；面积小；非线性；有极性。旁路电容。0VTHVGSCGS强反型累积区11/24/202288MOS电容n+n+p-typebodyWLtoxpolys硅芯片上的电子世界--电感电感：缠绕的线圈；硅芯片上的薄膜电感：硅片几十微米11/24/202289硅芯片上的电子世界--电感电感：缠绕的线圈；硅片几十微米11电感版图设计单匝线圈多匝螺旋型线圈多匝直角型线圈平面上的螺旋设计：直角螺旋电感的等效电路（忽略电阻时）耦合电容是严重的寄生参量，高频下可能使电感呈容性。11/24/202290电感版图设计单匝线圈多匝螺旋型线圈多匝直角型线圈平面上的关键尺寸与剖面图D:边长/直径diameterW:线条宽度widthS:线条间隔spacing

betweenN:匝数numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用顶层金属作为线圈，因为它的方阻最小；中心由下一层金属（或多晶硅）引出。11/24/202291关键尺寸与剖面图D:边长/直径diameterP-sil硅芯片上的电子世界—晶体管二级管：pn结硅芯片上的二极管：P型衬底N阱11/24/202292硅芯片上的电子世界—晶体管二级管：pn结P型衬底N阱11/2CMOSN阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwellP型衬底N阱P+P+N+PNpsub-nwellDiode直接做在衬底上P型端为衬底电位(vss/gnd)P型衬底N阱N+N+P+NPsp-nwellDiode做在阱里11/24/202293CMOSN阱工艺中二极管结构有两种，一是psub-nwel硅芯片上的电子世界—晶体管三级管：pnp，npn硅芯片上的三极管：…….

P型衬底N阱P+P+N+11/24/202294硅芯片上的电子世界—晶体管三级管：pnp，npn…….P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺下可以做双极晶体管。以N阱工艺为例说明PNP,NPN如何形成。VPNP垂直PNP注：由于P衬底接最低电位vss/gnd因此，VPNP集电极也必须接vss/gnd

。CBE11/24/202295P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺三极管的设计LPNP横向PNP11/24/202296三极管的设计LPNP11/23/202226junyudluP型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。BPCBEVNPN垂直NPN11/24/202297P型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CM硅芯片上的电子世界—MOS管MOS管：金属氧化物半导体硅芯片上的MOS管：几十到几百纳米栅源漏基11/24/202298硅芯片上的电子世界—MOS管MOS管：金属氧化物半导体几十到CMOS的设计注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底栅极漏极源极基极栅极nmos漏极源极基极pmos11/24/202299CMOS的设计注：P衬底栅极漏极源极基极栅极nmos漏极源极硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；多晶硅薄膜。11/24/2022100硅芯片上的电子世界—引线引线：良好导电的线；11/23/20硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开接触孔淀积第一层金属11/24/2022101硅芯片上的电子世界—引线引线：良好导电的线；N阱P衬底淀积介硅芯片上的电子世界—引线硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开过孔淀积第二层金属11/24/2022102硅芯片上的电子世界—引线硅芯片上的导线：铝或铜薄膜；N阱P衬版图：描述电子元件以及引线的形状、位置层次化；方块图形；与芯片加工工艺密切相关；芯片加工厂只需要版图文件，不需要任何电路原理图文件。11/24/2022103版图：描述电子元件以及引线的形状、位置层次化；11/23/2如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层次与掩膜版N阱P衬底11/24/2022104如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层P衬底N阱Mask1Nwell11/24/2022105P衬底N阱Mask1Nwell11/23/2022P衬底N阱Mask1Nwell11/24/2022106P衬底N阱Mask1Nwell11/23/2022N阱P衬底二氧化硅隔离Mask2Oxide11/24/2022107N阱P衬底二氧化硅Mask2Oxide11/23/N阱P衬底二氧化硅隔离Mask2Oxide11/24/2022108N阱P衬底二氧化硅Mask2Oxide11/23/N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG11/24/2022109N阱P衬底MOS器件的栅极Mask3PolyG11N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG11/24/2022110N阱P衬底MOS器件的栅极Mask3PolyG11N阱P衬底N+Mask4nplusN+N+11/24/2022111N阱P衬底N+Mask4nplusN+N+11/2N阱P衬底N+Mask4nplusN+N+11/24/2022112N阱P衬底N+Mask4nplusN+N+11/2N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+11/24/2022113N阱P衬底P+N+漏极源极基极栅极Mask5pplN阱P衬底P+N+漏极源极基极栅极Mask5pplusN+11/24/2022114N阱P衬底P+N+漏极源极基极栅极Mask5pplN阱P衬底Mask6contact11/24/2022115N阱P衬底Mask6contact11/23/20N阱P衬底Mask6contact11/24/2022116N阱P衬底Mask6contact11/23/20N阱P衬底Mask7met111/24/2022117N阱P衬底Mask7met111/23/20224N阱P衬底Mask7met111/24/2022118N阱P衬底Mask7met111/23/20224N阱P衬底Mask8via111/24/2022119N阱P衬底Mask8via111/23/20224N阱P衬底Mask8via111/24/2022120N阱P衬底Mask8via111/23/20225N阱P衬底Mask9met211/24/2022121N阱P衬底Mask9met211/23/20225N阱P衬底Mask9met211/24/2022122N阱P衬底Mask9met211/23/20225Mask10pad钝化层开焊盘孔11/24/2022123Mask10pad钝化层开焊盘孔11/23/202Mask10pad钝化层11/24/2022124Mask10pad钝化层11/23/202254j版图设计电子设计+绘图艺术仔细设计，确保质量11/24/2022125版图设计电子设计+绘图艺术11/23/202255junMOS管的版图设计沟道长沟道宽当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。