《数字逻辑》(第二版)习题答案

第一章什么是模拟信号？什么是数字信号？试举出实例。模拟信号 指在时间上和数值上均作连续变化的信号例如温度压力、交流电压等信号。数字信号 指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。例如，在数字系统中的脉冲信号、开关状态等。数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：电路的基本工作信号是二值信号。电路中的半导体器件一般都工作在开、关状态数字逻辑电路按功能可分为哪两种类型？主要区别是什么？组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值路中有无统一的定时信号进一步分为同步时序逻辑电路和异最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能往往要根据实际情况进行相应调整。把下列不同进制数写成按权展开形式。(1)(4517.239)10(2)(10110.0101)2解答（1）(4517.239)10

(3)(325.744)8(4)(785.4AF)16=4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2

=1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8

=3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3(4)(785.4AF)16

=7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-3将下列二进制数转换成十进制数、八进制数和十六进制数。（1）1110101 (2)0.110101 (3)10111.01解答（1）（1110101）2

= 1×26＋1×25＋1×24＋1×22＋1×20= 64+32+16+4+1=（117）10（001 110 101）26（1 5）68（01110101）2（ 7 5）16即111010） =11） =16）=75）2 10 8 16(2) (0.110101) = 1×2-1＋1×2-2＋1×2-4＋1×2-62= 0.5+0.25+0.0625+0.015625=（0.828125）10（0．110 101）525（0．6 ）8（0.11010100）D2D（0. 4）16即（0.11010）2（0.8281210 （0.658 =0.D）16（3）（10111.=1×24＋1×22＋1×21＋1×20＋1×2-2=16+4+2+1+0.25=（23.25）102（010 111. 010）2 （2 7.2）8（00010111.0100）2（1 7.4）16即（10111.0） =23.2） 27.2）=17.）2 10 8 164(1)29 (2)0.27 (3)33.33解答(1)（29）10

=24+23+22+20 =(11101)2=(011101)2

=(35)8=(00011101)2

=(1D)16(2)(0.27)10

≈2-2+2-6 =(0.010001)2=(0.010001)2

=(0.21)8= (0.01000100)2

=(0.44)16（3）（33.33） =（？）=（？）=（？）10 2 8 16即33.3）100001.010）= (41.24) = (21.5)10 2 8 16如何判断一个二进制正整数B=bb65

bbbb4321

能否被(4)10

整除？解答B=b6

bbbbbb5 4 3 2 1 0=b ×26+b ×25+b ×24+b×23+b×22+b ×21+b×206 5 4 3 2 1 0=( b6

×24+b5

×23+b4

×22+b3

×21 +b2

) ×22+ b ×121+b0

×20可见，只需b1=b0=0。写出下列各数的原码、反码和补码。(1)0.1011 (2)解答(1)由于0.1011为正数，所以有原码=补码=反码=0.1011（2）由于真值-10110为负数，所以有原码=110110（1，数值位与真值相同）反码=101001（符号位为1，数值位为真值的数值位按位变反）101010（1）已知

=1.0110，求［N］［N］和N。补 原 反解答[N] =1.0101 （补码的数值位末位减1）反码[N] =1.1010 （反码的数值位按位变反）原码N=-0.1010 （1）32421(1)011010000011 (2)01000101.1001解答（1）（011010000011）

3

=350）10

=（001110110000）2421(2)(01000101.1001)

3

=(12.6)10

=(00010010.1100)

24218421(1)(111110)2解答(1) (111110)2

=(62)10

(2)(1100110)2(2)

=(01100010)8421=(100001)Gray=(102)2 10=(000100000010)8421=(1010101)Gray第二章FA、B、CF=(A+B)C试画出相应电路图。解答电路图如图1所示。图1用逻辑代数的公理、定理和规则证明下列表达式：ABABABABAB1AABCABCABCABCABCABBC解答证明如下ABACABAC(AB)(A C)ABACBCABAC

ABABABABA(BB)A(BB)AA1AABCA(ABC)ABACAB(CC)AC(BB)ABCABCABCABCABC（4）证明如下ABBCABBC(AB)(BC)(AC)(ABBC)(AC)ABCABC用真值表验证下列表达式：(1)ABB(2)BABAB解答11AB AB AB A+BAB(AB)(AB)000010000101111110101111110001002ABABABABABABA+BABAB(AB)(AB)00101000010011111000111111010100求下列函数的反函数和对偶函数：FABAB(2)FABACCDEE(3)(4)

F(AB)( FABCDEG解答(1) F(AB)(AB)F'(AB)(AB)(2) F[ABACC(DE)]F'[ABC(DE)]EFABC(DAC)F'C(DAC)(4) FAB[(CD)EG]A5X+YX+ZY和Z辑值一定相同。正确吗?为什么?如果已知XYXZY和ZX+Y和X+ZXYXZY=如果已知X+Y和X和Y解答错误。X=1Y≠ZXYXZ错误。X=0Y≠ZXYXZ正确。Y≠ZX=0XYXZX=1时，等式XY=XZ不可能成立；仅当Y=Z时，才能使X+Y=X+Z和XY=XZ同时成立。正确。Y≠YX+Y=1，而X·Y=0XYX·Y不成立。6 用代数法求出下列逻辑函数的最简“与-FABBCFABBBCD(3)FBCBC(4)FBCDDCB解答（1）F AB ABCBC AB (ABB)C AB (A B)C AB ACBC AB AC（2）（3）（4）

FABBBCDABBABFBCBC(AB)(AB)BFBCDDBBCD(BC)(ACB)BCDBC(ACB)BCDACBBDAC将下列逻辑函数表示成“最小项之和”形式及“最大项之积”的FB,C,DBCDABCDBCFB,C,DABABD(BCD)解答（1）B,C,DBCDABABCDBC(AA)BCDAB(CDCDCDCD)ABCD(ADADADAD)BCABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDm m4

m m m m4 5 6

m m m m m13 6 7 14 15m(4,5,6,7,12,13,14,15)F(A,B,C,D)M(0,1,2,3,8,9,10,11)（2）FA,B,C,DABABD(BCD)ABABDBCD(AB)(ABD)BCDABABADBDBCDABADBCDAB(CDCDCDCD)AD(BCBCBCBC)B(ACDACDACDACD)CD(ABABAB)ABCDABCDABCDABCDABCDABCDm m8 9

m m m10 11

m m10

m m m14 4 5m m6 7

m m m12 13

m m m15 3

m m11 15 m(3~15)M(0,1,2)“或-与”表达式F(B,C,D)ABACDACBC(2)F(B,C,D)BCDD(BC)(ADB)(3)F(B,C,D) M解函数F(B,C,D)ABACDACBC 的卡诺图如图2所示。CD00CD00001011111100111111111101112F(A,B,C,D)F(A,B,C,D)ABACBCF(A,B,C,D)F(A,B,C,D)ABCABCF(A,B,C,D)F(A,B,C,D)(ABC)(ABC)函数FABCD)BCDDBCADB3F(A,B,C,D)BCDD(BC)(ADB)BCD(BDCD)(ADB)BCDBCDCD00CD00011110000111101111111111113F(A,B,C,D)=B+D（既是最简与-或式，也是最简或-与式）(3)函数C,D)M(2,4,6,10,11,12,13,14,15)m(0,1,3,5,7,8,9)的卡诺图如图4所示。1111111F(A,B,F(A,B,C,D)ADBCABCD0001111000011110(最簡与-或式)F(A,B,C,D)F(A,B,C,D)ABACBDCDF(A,B,C,D)(AB)(AC)(BD)(CD)F(A，B，C，D)和G(A，B，C，D)有何关系?F(B,C,D)BDADCDACDG(B,C,D)BDCDACDABDF(B,C,D)(ABC(ABCG(B,C,D)ABBCAC(ABC)ABC解答（1）FG56ABABCD00011110CD0001111000111100111111111111111111 1110 10图5 图6FG,FGFG,FGFG78CD000001CD000001111101011111111011CD000001111101011111111011FG图7 图FG由卡诺图可知，F和G相等，即：99若baaFCDab解答(1)当bFCD（3项）(2)a=1,b=1时，能得到最简的“与-或”表达式：FFBCCDAC用列表法化简逻辑函数F(B,C,D) 解答F(A,B,C,D)BDF(A,B,C,D)BDBDCDF(A,B,C,D)BDBDBC第三章1(a)B(bY1

的波形。2图1电路图及有关信号波形解答图中，EN=0：Y=A,Y=B ； EN=1：Y=B,Y=A。1 2 1 2据此，可做出Y、Y的波形图如图2所示。1 2图2CMOS电路图。FABCFABFABCD解答（1）实现FABC 的CMOS电路图如3所示。

图3AB的CMOS电路图如图4所示。图4实现FABCD的CMOS5所示。图5出下列五种逻辑门中哪TTLTTLTTLCMOSCMOS解答TTL三态输出门CMOS出门的输出可以并联使用。R-SR-S触发器在逻辑功能上有什么区别?解答与非门组成的基本R-S触发器功能为：R=0,S=0，状态不定（不允许出现R=0,S=1,置为0状态；R=1,S=0,1状态；R=1,S=1，状态不变。或非门组成的基本R-S触发器功能为：R=0,S=0，状态不变；R=0,S=1,置为1状态；R=1,S=0,置为0状态；R=1,S=1，状态不定（不允许出现。6(a)DD6(b)所示，试画出输出端Q的波形(设触发器初态为0)图6 电路图及有关波形解答根据D触发器功能和给定输入波形，可画出输出端Q的波形如图7图7A和B8(a8(bc)中两个触发器Q端的输出波形，设触发器初态为0图8信号波形及电路解答Q端的输出波形QDQT如图9所示。图9输出波形图1 1 设图10(a)所示电路的初始状态Q=Q=0，输入信号及CP如图10(b)所示，试画出QQ1 1 图10 电路及有关波形解答根据给定输入波形和电路图，可画出两个触发器输出端Q、Q的波形如图111 2所示。图1116 试用T触发器和门电路分别构成D触发器和J-K触发器。Q(nQ(n1)TQQ(nQ(n1)DD(QQ)DQDQQDQDQQ(DQ(DQDQ)Q(DQ)QDQQTDTDQ一个异或门构成D触发器的电路图如图12（a）所示。Q(nQ(n1)TQQ(nQ(n1)JQKQJQJKQKQJQ(JKJQQQ)QJQ(JQ)(KQ)Q(JQKQ)QJQKQQTJQTJQKQ和三个逻辑门构成JK触发器的电路图如图12（b）所示。图12第四章分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。图1 组合逻辑电路解答1根据给定逻辑电路图写出输出函数表达式FABCAABCBABCC2用代数法简化输出函数表达式FABCAABCBABCCABC(ABC)ABCABCABABC3 AB000或111的值为F的值为04 实现该电路功能的简化电路如图2所示。图2分析图3指出在哪些输入取值下，输出F的值为1改用异或门实现该电路的逻辑功能。图3组合逻辑电路解答分析给定逻辑电路，可求出输出函数最简表达式为FFABCABC1 当AB取值000、01、101、11时，输出函数的值为1；2 用异或门实现该电路功能的逻辑电路图如图4所示。图4析图5所示组合逻辑电路，列出真值表，并说明该电路的逻辑功能。W X Y Z..=1.=1.=1A B C D图5组合逻辑电路解答①写出电路输出函数表达式如下：WA, XAB, YBC, ZCD2 列出真值表如表1所示:表1ABCDWXYZABCDWXYZ000000001000110000010001100111010010001110101111001100101011111001000110110010100101011111011011011001011110100101110100111110003 由真值表可知，该电路的功能是将四位二进制码转换成Gray码。21 22位二进制数A=AA,B=BB当A＞B时，输出Z=1，否则21 2解答1 根据比较两数大小的法则，可写出输出函数表达式为ZZA2AB22(A⊙B)AB22 112ABBAAB12 12 112根据所得输出函数表达式，可画出逻辑电路图如图6所示。图6设计一个代码转换电路，将1位十进制数的余3码转换成2421解答1设13码为ABCD,相应2421码为WXYZ32421码的编码法则，可作出真值表如表2所示。ABCDWXYZABCDWXYZABCDWXYZ0000dddd100010110001dddd100111000010dddd1010110100110000101111100100000111001111010100101101dddd011000111110dddd011101001111dddd2 由真值表可写出输出函数表达式为W(A,B,C,D)m(8,9,10,11,12)d(0,1,2,13,14,15)X(A,B,C,D)m(7,9,10,11,12)d(0,1,2,13,14,15)C,D)m(5,6,8,11,12)d(0,1,2,13,14,15)C,D)m(4,6,8,10,12)d(0,1,2,13,14,15)化简后可得：W W AABA(BAC AD BCDCD)BCDACDACDACDDACDACD3 逻辑电路图如图7所示。图7假定X=AB2位二进制数，试设计满足如下要求的逻辑电路

Y=X3 (Y解答1ABAB944WXYZ43A BWXYZA BWXYZ000000010001100100111001WAB, XAB, Y0, ZB根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图8所示。图81ABAB3，322755表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表所示。A BTWXYZA BTWXYZ0000000010000110010001111011TAB, WA,X0,YAB, ZB根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图9所示。图91位十进制数的2421F为1，否则F为0。解答1 2421ABCDABCD2357F1，0F(A,B,C,D)=∑m(2,3,11,13)+∑d(5～10)2 10图10“四舍五入”1位十进制数的8421或等于5时，输出F的值为1，否则F的值为0。解答1 根据题意，可列出真值表如表5所示。┇1111┇1111┇dABCDF000000001000100001100100001011011010111110001100111010d2F(A,B,C,D)=∑m(5~9)+∑d(10~15)ABCBDABCBD3逻辑电路图如图11图11设计一个检测电路，检测4位二进制码中1的个数是否为偶数。若为偶数个则输出为1，否则输出为0。解答1 假定采用异或门实现给定功能设输入的四位代码BBBB表示输出函数用F

4 3 1FFB4BB32B12 12图12设计一个加/减法器，该电路在M控制下进行加、减运算。当M=0加器功能；当M=1时，实现全减器功能。解答1设：A 被加数/被减数B 加数/减数C-----来自低位的进位输入/来自低位的借位输F 本位“和”/本位“差”G-----向高位的“进位”/向高位的“进位”根据题意，可列出真值表如表6所示。MABCFGMABCFG000000100000000110100111001010101011001101101101010010110010010101110100011001111000011111111111由真值表可写出输出函数表达式：M=0:F(A，B，C)=∑m(1,2,4,7)G(A，B，C)=∑m(3,5,6,7)M=1:F(A，B，C)=∑m(1,2,4,7)G(A，B，C)=∑m(1,2,3,7)经化简变换后，可得函数表达式如下：MM0:FABC;GABACBCABACM1:FABC;GBCACBC○3根据逻辑表达式，可作出逻辑电路图如图13所示。图13(1)图13(1)FABACBC(2)FABCBCDACDBCD解答变换如下：FFABACBCABACBCBCACABA(BC)(AB)C(AC)BABCABCACBAABCCABCBABCAABCBABCCABC逻辑电路图如图14所示。图142变换如下：FFABCBCDACD(BD)ACBDACBDBCBDCDBDACBDBCBDCD逻辑电路图如图15所示。图15况下产生险象?(1)F1ABCD(2)F2ABACDBC(3)F(AB)(AC)3解答1F1

ABACCD中没有以互补形式出现的逻辑变量，故不会发生竞争。2 F2

ABACDBC中有逻辑变量A以互补形式出现，故会发生竞争。但由于不论BCD取何值，表达式都不会变成AA或者AA的形式，所以不会产生险象。3F3

(AB)(AC)中有逻辑变量A以互补形式F(AB)(AF(AB)(AC)(BC)习 题 五简述时序逻辑电路与组合逻辑电路的主要区别。解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时有如下特征：②信号是单向传输的，不存在任何反馈回路。时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时12 电路中包含反馈回路，通过反馈使电路功能与时序”3 1所示状态表对应的状态图。现态次态y现态次态y2(n+1)y(n+1)/输出Z1yy2 1xx=00xx=0121 21xx=11xx=1021 21AB/0B/0A/1B/0BB/0C/1A/0D/1CC/0B/0D/0A/0DA/0A/1C/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。图1已知状态图如图x=11010010，A输出响应序列。图2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 13图3解答1根据电路图可写出输出函数和激励函数表达式为Zxyy2 1J xy,K2 1

x,J1

x,K x12根据输出函数、激励函数表达式和JK触发器功能表可作出状态表如表2示，状态图如图4所示。现态次态现态次态y(n+1y(n+1/Z2 1yy2 1x=0x=10000/001/10100/011/01000/011/01100/011/1图4“111…”序列检测器。

由状态图可知，该电路为分析图5所示同步时序逻辑电路，说明该电路功能。图5解答1根据电路图可写出输出函数和激励函数表达式为Zxyy2 1

xyy2 1D xy2 1

xy2

y, D1

y(xy)1 22D3示，状态图如图6所示。表3现态次态现态次态y(n+1y(n+1/Z21yy2 1x=0x=10001/011/10111/000/01001/011/01100/101/0图63当x=0时实现加1计数，当x=1时实现减1计数。分析图7所示逻辑电路，说明该电路功能。图7 逻辑电路图解答1Zxyy2 1

xyy2 1J K2 2

xy, J1

K112根据输出函数、激励函数表达式和JK触发器功能表可作出状态表如表4所示，状态图如图8所示。表40001/00001/011/10110/000/01011/001/01100/110/1yyy2 1次态y(n+1)y(n+1)/输出Z21x=0x=13由状态图可知，该电路是一个模四可逆计数器。当x=0时实现加1输出Z为进位信号；当x=1时实现减1Z为借位信号。.作出“0101”序列检测器的Mealy型状态图和Moore出序列如下。输入x:110101010011输出Z：000001010000图10Moore型状态图“0101”序列检测器的Mealy和Moore型状态图分别如图9、图10所示.图10Moore型状态图图9Mealy型状态图x串行输入余3Z为10Mealy型状态图。解答根据题意，可作出Mealy型状态图如图11所示。化简表5所示原始状态表。

图11表5 原始状态表现态次态/输出Z现态次态/输出Zx=0x=1ABCDEFGB/0A/0F/0A/0A/0C/0A/0C/0F/0G/0C/0A/1E/0B/11 根据状态等效判断法则，可利用隐含表求出状态等效对（A,B）(A,D)(B,D)(C,F)(E,G)；2最大等效类为{A,B,D}、{CF}、{E,G}；3令A,B,D}→a、{CF}→b、{E,G}→c,可得最简状态表如表6所示。表6最简状态表现态现态次态/输出Zx=0 x=1abca/0b/0a/0b/0c/0a/1化简表7所示不完全确定原始状态表。现态表7原始状态表次态/输出Zx=0 x=1AD/d C/0BA/1 E/dCd/d E/1DA/0 C/0解答EB/1 C/d1根据状态相容判断法则，可利用隐含表求出状态相容对（A,B、(A,D(C,E)、(B,C)、(B,E)；2利用覆盖闭合表可求出最小闭覆盖为{A,B{A,D}、{B,C,E}；3令{A,B}→a、{A,D}→b、{B,C,E}c,可得最简状态表如表8所示。次态/输出Z表8次态/输出Z现态x=0x=1ab/1c/0bb/0c/0ca/1c/1按照相邻法编码原则对表9进行状态编码。次态/输出Z现态表9 次态/输出Z现态Ax=0A/0x=1B/0BC/0B/0CD/1C/0DB/1A/0解答给定状态表中有4个状态，状态编码时需要两位二进制代码。根据相邻编码法，应满足AB相邻、BC相邻、CD相邻。设状态变量为yy，令yy取值00表示A,0121 21表示B,10表示D.11表示C,可得二进制状态表如表10所示。表10现态现态yy21次态y(n+1)y(n+1)/输出Z21x=0x=10001111000/011/010/101/101/001/011/000/0分别用D、T、JK触发器作为同步时序电路的存储元件，实现表11表11 状态表现态y现态yy21次态y(n+1)y(n+1)/输出Z21x=0x=10001111001/011/010/100/110/010/001/011/11 根据二进制状态表和D触发器激励表，可求出激励函数和输出函数最简表达式为D xy2 1

xy1

xy2

xy1

xy2D xy1 2

xy2

xy2Zxy2

yy2 12根据二进制状态表和T表达式为T xy2 2

xy1

yy2

xyy2

xy2

y xy1 1Txy y1 2 1Zxy2

yy2 13 根据二进制状态表和JK最简表达式为J xy2 1 2

xy1J xy1 2

xy J2 1Zxy2

yy2 1比较所得