数字电子技术-第章数字电子技术基础

第1章数字电子技术基础学习要点：二进制、二进制与十进制的相互转换逻辑代数的公式与定理、逻辑函数化简基本逻辑门电路的逻辑功能第1章数字电子技术基础1.1数字电子技术基础（绪论）1.2数制与编码1.3逻辑代数基础1.4逻辑函数的化简1.5逻辑函数的表示方法及其相互转换1.6门电路退出1.1数字电路概述1.1.1数字信号与数字电路1.1.2数字电路的特点与分类退出课程说明1.1.1数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。

数字信号的主要参数

一个理想的周期性数字信号，可用以下几个参数来描绘：Vm——信号幅度。T——信号的重复周期。tW——脉冲宽度。q——占空比。其定义为：

5V(V)0t(ms)twTVm

图中所示为三个周期相同（T=20ms），但幅度、脉冲宽度及占空比各不相同的数字信号。

有两种逻辑体制：

正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。

负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。

下图为采用正逻辑体制所表的示逻辑信号：正逻辑与负逻辑

数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。

逻辑0

逻辑0

逻辑0

逻辑1

逻辑1

1.1.2数字电路的的特点与分类（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。1、数字电路的特点2、数字电路的分类（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL型）和单极型（MOS型）两类。（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。一、按集成电路规模分类集成度：每块集成电路芯片中包含的元器件数目小规模集成电路(SmallScaleIC，SSI)中规模集成电路(MediumScaleIC，MSI)大规模集成电路(LargeScaleIC，LSI)超大规模集成电路(VeryLargeScaleIC，VLSI)特大规模集成电路(UltraLargeScaleIC，ULSI)巨大规模集成电路(GiganticScaleIC，GSI）工艺类型电源消耗速度封装电阻晶体管逻辑（RTL）高低分粒二极管晶体管逻辑（DTL）高低分粒,SSI晶体管晶体管逻辑（TTL）中中SSI,MSI发射极耦合逻辑（ECL）高高SSI,MSI,LSI负金属氧化物半导体（pMOS）中低MSI,LSI正金属氧化物半导体（nMOS）中中MSI,LSI,VLSI互补金属氧化物半导体（CMOS）低中SSI,MSI,LSI,VLSI镓砷化物（GaAs）高高SSI,MSI,LSI二、按集成工工艺分类三、按电路结结构分类组合逻辑电路路时序逻辑电路路3、当前数字字电路设计的的趋势越来越大的设设计；越来越越短的推向市市场的时间越来越低的价价格大量使用计算算机辅助设计计工具（EDA技术）；；多层次的设设计表述；大大量使用复用用技术IP（（IntellectualProperty）课程说明数字逻辑基础础逻辑门电路组合逻辑电路路触发器时序逻辑电路路半导体存储器器脉冲波形的产产生与整形可编程逻辑器器件和现场可可编程门阵列列数/模和模/数转换主要内容：课程意义：数字电路是一一门硬件方面面的重要基础础课。其任务务是使同学们们获得数字电电路的基本理理论、基本知知识、基本技技能，掌握数数字逻辑的基基本分析方法法和设计方法法，培养学生生分析问题、、解决问题能能力以及工程程实验能力。。学习本门课程程应注意的问问题：⑴应着重抓抓好基本理论论、基本知识识、基本方法法的学习。⑵能熟练运用用数字电路的的分析方法和和设计方法。。⑶重视实验技技术。教材及参考书书：1.数数字电子技技术基础简明明教程(第第二版)余余孟尝主编编高等教育育出版社19983.电电子技术基础础数字部分分(第四四版)康华光主主编高等等教育出版社社2000/dzjs/dzjs/mn.htm#2.数数字字电子技术术基础(第第四版)阎石石主编编高等教教育出版社社1998成绩考核期末总成绩绩=平时成成绩（20%）+实实验成绩（（20%））+期末末试卷成绩绩（60%）平时成绩：：作业、、考勤…………..实验成绩：：实验操操作、实验验报告期末试卷成成绩：…………………….最后，祝同同学们期末末有一个满满意的成绩绩！本节小结数字信号的的数值相对对于时间的的变化过程程是跳变的的、间断性性的。对数数字信号进进行传输、、处理的电电子线路称称为数字电电路。模拟拟信号通过过模数转换换后变成数数字信号，，即可用数数字电路进进行传输、、处理。1.2数数制制与编码1.2.1数数制1.2.2数数制转换1.2.3编编码退出（1）进位位制：表示示数时，仅仅用一位数数码往往不不够用，必必须用进位位计数的方方法组成多多位数码。。多位数码码每一位的的构成以及及从低位到到高位的进进位规则称称为进位计计数制，简简称进位制制。1.2.1数数制（2）基数数：进位位制的基数数，就是在在该进位制制中可能用用到的数码码个数。（3）位位权（位位的权数））：在某一一进位制的的数中，每每一位的大大小都对应应着该位上上的数码乘乘上一个固固定的数，，这个固定定的数就是是这一位的的权数。权权数是一个个幂。数码为：0～9；基基数是10。运算规律：：逢十进一一，即：9＋1＝10。十进制数的的权展开式式：1、十进制制５５５５５５×１０３＝５００００５×１０２＝５０００５×１０１＝５００５×１００＝５５＝５５５５５103、102、101、100称为十进制制的权。各各数位的权权是10的的幂。同样的数码码在不同的的数位上代代表的数值值不同。＋任意一个十十进制数都都可以表示示为各个数数位上的数数码与其对对应的权的的乘积之和和，称权展展开式。即：(5555)10＝5×103＋5×102＋5×101＋5×100又如：(143.75)10＝1×102＋4×101＋3×100＋7×10－1＋5×10－22、二进制制数码为：0、1；基基数是2。。运算规律：：逢二进一一，即：1＋1＝10。二进制数的的权展开式式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法规则：：0+0=0，0+1=1，，1+0=1，1+1=10乘法规则：：0.0=0，0.1=0，1.0=0，，1.1=1运算规则各数位的权权是２的幂幂二进制数只只有0和1两个数码码，它的每每一位都可可以用电子子元件来实实现，且运运算规则简简单，相应应的运算电电路也容易易实现。数码为：0～7；基基数是8。。运算规律：：逢八进一一，即：7＋1＝10。八进制数的的权展开式式：如：(207.04)10＝2×82＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八进制制4、十六进进制数码为：0～9、A～F；基基数是16。运算规律：：逢十六进进一，即：：F＋1＝＝10。十六进制数数的权展开开式：如：(D8.A)2＝13××161＋8×160＋10××16－1＝(216.625)10各数位的权权是8的幂幂各数位的权权是16的的幂结论①一般地，，N进制需需要用到N个数码，，基数是N；运算规规律为逢N进一。②如果一个个N进制数数M包含ｎｎ位整数和和ｍ位小数数，即(an-1an-2…a1a0·a－1a－2…a－m)2则该数的权权展开式为为：(M)2＝an-1×Nn-1＋an-2×Nn-2＋…＋＋a1×N1＋a0×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由权展开开式很容易易将一个N进制数转转换为十进进制数。1.2.2数数制转换（1）二进进制数转换换为八进制制数：将将二进制数数由小数点点开始，整整数部分向向左，小数数部分向右右，每3位位分成一组组，不够3位补零，，则每组二二进制数便便是一位八八进制数。。将N进制数数按权展开开，即可以以转换为十十进制数。。1、二进制制数与八进进制数的相相互转换1101010.01000＝(152.2)8（2）八进进制数转换换为二进制制数：将每每位八进制制数用3位位二进制数数表示。=011111100.010110(374.26)82、二进制制数与十六六进制数的的相互转换换111010100.0110000＝(1E8.6)16=101011110100.01110110(AF4.76)16二进制数与与十六进制制数的相互互转换，按按照每4位位二进制数数对应于一一位十六进进制数进行行转换。3、十进制制数转换为为二进制数数采用的方法法—基数连除、、连乘法原理：将将整数部部分和小数数部分分别别进行转换换。整数部分采采用基数连连除法，小小数部分采用基数连连乘法。转转换后再合合并。整数部分采采用基数连连除法，先先得到的余余数为低位位，后得到到的余数为为高位。小数部分采采用基数连连乘法，先先得到的整整数为高位位，后得到到的整数为为低位。所以：(44.375)10＝(101100.011)2采用基数连连除、连乘乘法，可将将十进制数数转换为任任意的N进进制数。用一定位数数的二进制制数来表示示十进制数数码、字母母、符号等等信息称为为编码。用以表示十十进制数码码、字母、、符号等信信息的一定定位数的二二进制数称称为代码。。1.2.3编编码数字系统只只能识别0和1，怎怎样才能表表示更多的的数码、符符号、字母母呢？用编编码可以解解决此问题题。二-十进制制代码：用用4位二进进制数b3b2b1b0来表示十进进制数中的的0~9十个数数码。简称称BCD码码。2421码码的权值依依次为2、、4、2、、1；余3码由8421码加加0011得到；格格雷码是一一种循环码码，其特点点是任何相相邻的两个个码字，仅仅有一位代代码不同，，其它位相相同。用四位自然然二进制码码中的前十十个码字来来表示十进进制数码，，因各位的的权值依次次为8、4、2、1，故称8421BCD码码。本节小结日常生活中中使用十进进制，但在在计算机中中基本上使使用二进制制，有时也也使用八进进制或十六六进制。利利用权展开开式可将任任意进制数数转换为十十进制数。。将十进制制数转换为为其它进制制数时，整整数部分采采用基数除除法，小数数部分采用用基数乘法法。利用1位八进制数数由3位二进制数数构成，1位十六进进制数由4位二进制数数构成，可可以实现二二进制数与与八进制数数以及二进进制数与十十六进制数数之间的相相互转换。。二进制代码码不仅可以以表示数值值，而且可可以表示符符号及文字字，使信息息交换灵活活方便。BCD码是用4位二进制代代码代表1位十进制制数的编码码，有多种种BCD码形式，最最常用的是是8421BCD码。1.3逻逻辑代数数基础1.3.1逻逻辑代数的的基本概念念1.3.2逻逻辑代数的的公式、定定理和规则则1.3.3逻逻辑函数的的表达式退出事物往往存存在两种对对立的状态态，在逻辑辑代数中可可以抽象地地表示为0和1，称称为逻辑0状态和逻逻辑1状态态。逻辑代数是是按一定的的逻辑关系系进行运算算的代数，，是分析和和设计数字字电路的数数学工具。。在逻辑代代数，只有有０和１两种逻辑值值，有与、或、非非三种基本逻逻辑运算，，还有与或、与非非、与或非非、异或几种导出逻逻辑运算。。逻辑代数中中的变量称称为逻辑变变量，用大大写字母表表示。逻辑辑变量的取取值只有两两种，即逻逻辑0和逻逻辑1，0和1称为逻逻辑常量，，并不表示示数量的大大小，而是是表示两种种对立的逻逻辑状态。。逻辑是指事事物的因果果关系，或或者说条件件和结果的的关系，这这些因果关关系可以用用逻辑运算算来表示，，也就是用用逻辑代数数来描述。。1.3.1基本逻逻辑运算1、与逻辑辑（与运算算）与逻辑的定定义：仅当当决定事件件（Y）发发生的所有有条件（A，B，C，…）均均满足时，，事件（Y）才能发发生。表达达式为：开关A，B串联控制制灯泡YＹ＝ＡＢＣＣ…两个开关必必须同时接接通，灯才才亮。逻辑辑表达式为为：Ｙ＝ＡＢA、B都断断开，灯不不亮。A断开、B接通，灯灯不亮。A接通、B断开，灯灯不亮。A、B都接接通，灯亮亮。这种把所有有可能的条条件组合及及其对应结结果一一列列出来的表表格叫做真值表。将开关接通通记作1，，断开记作作0；灯亮亮记作1，，灯灭记作作0。可以以作出如下下表格来描描述与逻辑辑关系：功能表实现与逻辑辑的电路称称为与门。。与门的逻逻辑符号：：Ｙ＝ＡＢ真值表逻辑符号2、或逻辑辑（或运算算）或逻辑的定定义：当决决定事件（（Y）发生生的各种条条件（A，，B，C，，…)中，，只要有一一个或多个个条件具备备，事件（（Y）就发发生。表达达式为：开关A，B并联控制制灯泡YＹ＝Ａ＋ＢＢ＋Ｃ＋……两个开关只只要有一个个接通，灯灯就会亮。。逻辑表达达式为：Ｙ＝Ａ+ＢＢA、B都断断开，灯不不亮。A断开、B接通，灯灯亮。A接通、B断开，灯灯亮。A、B都接接通，灯亮亮。实现或逻辑辑的电路称称为或门。。或门的逻逻辑符号：：Y=A+B真值表功能表逻辑符号3、非逻辑辑（非运算算）非逻辑指的的是逻辑的的否定。当当决定事件件（Y）发发生的条件件（A）满满足时，事事件不发生生；条件不不满足，事事件反而发发生。表达达式为：Ｙ＝Ａ开关A控制灯灯泡Y实现非逻辑的的电路称为非非门。非门的的逻辑符号：：Y=AA断开，灯亮亮。A接通，灯灭灭。真值表功能表逻辑符号4、常用的逻逻辑运算（1）与非运运算：逻辑表表达式为：（2）或非运运算：逻辑表表达式为：（3）异或运运算：逻辑表表达式为：（4）与或或非运算：逻逻辑表达式为为：5、逻辑函数数及其相等概概念（1）逻辑表表达式：由逻逻辑变量和与与、或、非3种运算符连连接起来所构构成的式子。。在逻辑表达达式中，等式式右边的字母母A、B、C、D等称为为输入逻辑变变量，等式左左边的字母Y称为输出逻逻辑变量，字字母上面没有有非运算符的的叫做原变量量，有非运算算符的叫做反反变量。（2）逻辑函函数：如果对对应于输入逻逻辑变量A、、B、C、……的每一组确确定值，输出出逻辑变量Y就有唯一确定定的值，则称称Y是A、B、C、…的的逻辑函数。。记为注意：与普通代数数不同的是，，在逻辑代数数中，不管是是变量还是函函数，其取值值都只能是0或1，并且且这里的0和和1只表示两两种不同的状状态，没有数数量的含义。。（3）逻辑函函数相等的概概念：设有两两个逻辑函数数它们的变量都都是A、B、、C、…，如如果对应于变变量A、B、、C、…的任任何一组变量量取值，Y1和Y2的值都相同，，则称Y1和Y2是相等的，记记为Y1=Y2。若两个逻辑函函数相等，则则它们的真值值表一定相同同；反之，若若两个函数的的真值表完全全相同，则这这两个函数一一定相等。因因此，要证明明两个逻辑函函数是否相等等，只要分别别列出它们的的真值表，看看看它们的真真值表是否相相同即可。证明等式：1.3.2逻逻辑代数数的公式、定定理和规则1、逻辑代数的公公式和定理（1）常量之之间的关系（2）基本公公式分别令A=0及A=1代代入这些公式式，即可证明明它们的正确确性。（3）基本定定理利用真值表很很容易证明这这些公式的正正确性。如如证明A·B=B·A：：(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BC等幂率AA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BC0-1率A+1=1证明分配率：：A+BC=(A+B)(A+C)证明：（4）常用公公式分配率A+BC=(A+B)(A+C)互补率A+A=10-1率A··1=1互补率A+A=1分配率A(B+C)=AB+AC0-1率A+1=1例如，已知等等式，，用函数数Y=AC代替等式式中的A，根根据代入规则则，等式仍然然成立，即有有：2、逻辑代数运算算的基本规则则（1）代入规规则：任何一一个含有变量量A的等式，，如果将所有有出现A的位位置都用同一一个逻辑函数数代替，则等等式仍然成立立。这个规则则称为代入规规则。（2）反演规规则：对于任任何一个逻辑辑表达式Y，，如果将表达达式中的所有有“·”换成成“＋”，““＋”换成““·”，“0”换成“1”，“1””换成“0””，原变量换成反反变量，反变变量换成原变变量，那么所得到到的表达式就就是函数Y的的反函数Y（（或称补函数数）。这个规规则称为反演演规则。例如如：（3）对偶规规则：对于任任何一个逻辑辑表达式Y，，如果将表达达式中的所有有“·”换成成“＋”，““＋”换成““·”，“0”换成“1”，“1””换成“0””，而变量保持不变变，则可得到的的一个新的函函数表达式Y＇，Y＇称为函Y的对对偶函数。这这个规则称为为对偶规则。。例如：对偶规则的意意义在于：如果两个函函数相等，则则它们的对偶偶函数也相等等。利用对偶偶规则,可以以使要证明及及要记忆的公公式数目减少少一半。例如如：注意：在运用反演演规则和对偶偶规则时，必必须按照逻辑辑运算的优先先顺序进行：：先算括号，，接着与运算算，然后或运运算，最后非非运算，否则则容易出错。。1.3.3逻逻辑函数数的表达式一个逻辑函数数的表达式可可以有与或表表达式、或与与表达式、与与非-与非表表达式、或非非-或非表达达式、与或非非表达式5种种表示形式。。一种形式的函函数表达式相相应于一种逻逻辑电路。尽尽管一个逻辑辑函数表达式式的各种表示示形式不同，，但逻辑功能能是相同的。。1、逻辑函数的最最小项及其性性质最小项：如果果一个函数的的某个乘积项项包含了函数数的全部变量量，其中每个个变量都以原原变量或反变变量的形式出出现，且仅出出现一次，则则这个乘积项项称为该函数数的一个标准准积项，通常常称为最小项项。3个变量A、、B、C可组组成8个最小小项：最小项的表示示方法：通常常用符号mi来表示最小项项。下标i的确定：把最最小项中的原原变量记为1，反变量记记为0，当变变量顺序确定定后，可以按按顺序排列成成一个二进制制数，则与这这个二进制数数相对应的十十进制数，就就是这个最小小项的下标i。3个变量A、、B、C的8个最小项可可以分别表示示为：最小项的性质质：①任意一个最最小项，只有有一组变量取取值使其值为为1。③全部最小项项的和必为1。ABCABC②任意两个不不同的最小项项的乘积必为为0。最大项：在n变量逻辑辑函数中，若若M为n个变变量的和，而而且这n个变变量均以原变变量或反变量量的形式在M中出现一次次，则称M为为该组变量的的最大项。三变量最大项项的编号表如如下：以A，B，C取值所对应应的十进制数数给最大项编编号可见：三变量量逻辑函数的的最大项有23个，四变量逻逻辑函数的最最大项有24个，n变量逻逻辑函数则有有2n个最大项，其其数目与最小小项数目是相相等的。最大项性质：：①在输入变量量的任何取值值下，必有一一个，而且只只有一个最大大项的值是0。②任意两个最最大项之和为为1。③全体最大项项之积为0。。④只有一个变变量不同的两两个最大项的的乘积等于各各相同变量之之和。对比可知：最最大项和最小小项存在如下下关系：2、逻辑函数的最最小项表达式式任何一个逻辑辑函数都可以以表示成唯一一的一组最小小项之和，称称为标准与或或表达式，也也称为最小项项表达式对于不是最小项表达式的与或表达式，可利用公式A＋A＝1和A(B+C)＝AB＋BC来配项展开成最小项表达式。如果列出了函函数的真值表表，则只要将将函数值为1的那些最小小项相加，便便是函数的最最小项表达式式。m1＝ABCm5＝ABCm2＝ABC将真值表中函函数值为0的的那些最小项项相加，便可可得到反函数数的最小项表表达式。本节小结逻辑代数是分分析和设计数数字电路的重重要工具。利利用逻辑代数数，可以把实实际逻辑问题题抽象为逻辑辑函数来描述述，并且可以以用逻辑运算算的方法，解解决逻辑电路路的分析和设设计问题。与、或、非是是3种基本逻逻辑关系，也也是3种基本本逻辑运算。。与非、或非非、与或非、、异或则是由由与、或、非非3种基本逻逻辑运算复合合而成的4种种常用逻辑运运算。逻辑代数的公公式和定理是是推演、变换换及化简逻辑辑函数的依据据。1.4逻逻辑函数的化化简1.4.1逻逻辑函函数的最简表表达式1.4.2逻逻辑函函数的公式化化简法1.4.3逻逻辑函函数的图形化化简法1.4.4含含随意意项的逻辑函函数的化简退出逻辑函数化简简的意义：逻逻辑表达式越越简单，实现现它的电路越越简单，电路路工作越稳定定可靠。1.4.1逻逻辑函数数的最简表达达式1、最简与或表达达式乘积项最少、、并且每个乘乘积项中的变变量也最少的的与或表达式式。最简与或表达达式2、最简与非-与与非表达式非号最少、并并且每个非号号下面乘积项项中的变量也也最少的与非非-与非表达达式。①在最简与或或表达式的基基础上两次取取反②用用摩摩根根定定律律去去掉掉下下面面的的非非号号3、、最简简或或与与表表达达式式括号号最最少少、、并并且且每每个个括括号号内内相相加加的的变变量量也也最最少少的的或或与与表表达达式式。。①求求出出反反函函数数的的最最简简与与或或表表达达式式②利利用用反反演演规规则则写写出出函函数数的的最最简简或或与与表表达达式式4、、最简简或或非非-或或非非表表达达式式非号号最最少少、、并并且且每每个个非非号号下下面面相相加加的的变变量量也也最最少少的的或或非非-或或非非表表达达式式。。①求求最最简简或或非非-或或非非表表达达式式②两两次次取取反反５、、最简简与与或或非非表表达达式式非号号下下面面相相加加的的乘乘积积项项最最少少、、并并且且每每个个乘乘积积项项中中相相乘乘的的变变量量也也最最少少的的与与或或非非表表达达式式。。①求求最最简简或或非非-或或非非表表达达式式③用用摩摩根根定定律律去去掉掉下下面面的的非非号号②用用摩摩根根定定律律去去掉掉大大非非号号下下面面的的非非号号1.4.2逻逻辑辑函函数数的的公公式式化化简简法法1、、并并项项法法逻辑辑函函数数的的公公式式化化简简法法就就是是运运用用逻逻辑辑代代数数的的基基本本公公式式、、定定理理和和规规则则来来化化简简逻逻辑辑函函数数。。利用公式Ａ＋Ａ＝1，将两项合并为一项，并消去一个变量。若两两个个乘乘积积项项中中分分别别包包含含同同一一个个因因子子的的原原变变量量和和反反变变量量，，而而其其他他因因子子都都相相同同时时，，则则这这两两项项可可以以合合并并成成一一项项，，并并消消去去互互为为反反变变量量的的因因子子。。运用用摩摩根根定定律律运用用分分配配律律运用分分配律律2、吸吸收法法如果乘乘积项项是另另外一一个乘乘积项项的因因子，，则这这另外外一个个乘积积项是是多余余的。。运用摩摩根定定律（１））利用用公式式Ａ＋＋ＡＢＢ＝ＡＡ，消消去多多余的的项。。（２）利用公式Ａ＋ＡＢ＝Ａ+Ｂ，消去多余的变量。如果一一个乘乘积项项的反反是另另一个个乘积积项的的因子子，则则这个个因子子是多多余的的。３、配配项法法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。（２））利用用公式式Ａ＋＋Ａ＝＝Ａ，，为某某项配配上其其所能能合并并的项项。４、消消去冗冗余项项法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，将冗余项ＢＣ消去。例：化简简函数数解：①先先求出出Y的的对偶偶函数数Y＇，并对对其进进行化化简。。②求Y＇的对偶偶函数数，便便得ＹＹ的最最简或或与表表达式式。1.4.3逻逻辑辑函数数的图图形化化简法法1、卡卡诺图图的构构成逻辑函函数的的图形形化简简法是是将逻逻辑函函数用用卡诺诺图来来表示示，利利用卡卡诺图图来化化简逻逻辑函函数。。将逻辑辑函数数真值值表中中的最最小项项重新新排列列成矩矩阵形形式，，并且且使矩阵的的横方方向和和纵方方向的的逻辑辑变量量的取取值按按照格格雷码码的顺顺序排排列，这样样构成成的图图形就就是卡卡诺图图。卡诺图图的特特点是是任意意两个个相邻邻的最最小项项在图图中也也是相相邻的的。（（相邻邻项是是指两两个最最小项项只有有一个个因子子互为为反变变量，，其余余因子子均相相同，，又称称为逻逻辑相相邻项项）。。每个2变量量的最最小项项有两两个最最小项项与它它相邻邻每个3变量量的最最小项项有3个最最小项项与它它相邻邻m3m21m1m0010ABm6m7m41m2m3m1m5m0010110100ABC二变量量卡诺诺图AB三三变变量卡卡诺图图ABC每个4变量量的最最小项项有4个最最小项项与它它相邻邻最左列列的最最小项项与最最右列列的相相应最最小项项也是是相邻邻的最上面面一行行的最最小项项与最最下面面一行行的相相应最最小项项也是是相邻邻的两个相相邻最最小项项可以以合并并消去去一个个变量量逻辑函函数化化简的的实质质就是是相邻邻最小小项的的合并并注意：：ABCD变量在在卡诺诺图中中的顺顺序位位置与与最小小项的的顺序序位置置！！！2、逻逻辑函函数在在卡诺诺图中中的表表示（1））逻辑辑函数数是以以真值值表或或者以以最小小项表表达式式给出出：在在卡诺诺图上上那些些与给给定逻逻辑函函数的的最小小项相相对应应的方方格内内填入入1，，其余余的方方格内内填入入0。。m1m3m4m7m6m11m15m14（2））逻辑辑函数数以一一般的的逻辑辑表达达式给给出：：先将将函数数变换换为与与或表表达式式（不不必变变换为为最小小项之之和的的形式式），，然后后在卡卡诺图图上与与每一一个乘乘积项项所包包含的的那些些最小小项（（该乘乘积项项就是是这些些最小小项的的公因因子））相对对应的的方格格内填填入1，其其余的的方格格内填填入0。变换为为与或或表达达式ＡＤ的公因子ＢＣ的公因子说明：如果求得了函数Ｙ的反函数Ｙ，则对Ｙ中所包含的各个最小项，在卡诺图相应方格内填入0，其余方格内填入1。3、卡卡诺图图的性性质（1））任何何两个个（21个）标标1的的相邻邻最小小项，，可以以合并并为一一项，，并消消去一一个变变量（（消去去互为为反变变量的的因子子，保保留公公因子子）。。（2））任何何4个个（22个）标标1的的相邻邻最小小项，，可以以合并并为一一项，，并消消去2个变变量。。BＤＢＤＢＤＢＤ（3））任何何8个个（23个）标标1的的相邻邻最小小项，，可以以合并并为一一项，，并消消去3个变变量。。ＤＢ小结：相邻邻最小小项的的数目目必须须为个个才才能合合并为为一项项，并并消去去个个变变量。。包含含的最最小项项数目目越多多，即即由这这些最最小项项所形形成的的圈越越大，，消去去的变变量也也就越越多，，从而而所得得到的的逻辑辑表达达式就就越简简单。。这就就是利利用卡卡诺图图化简简逻辑辑函数数的基基本原原理。。2nn4、图图形法法化简简的基基本步步骤逻辑表表达式式或真真值表表卡诺图图11合并最最小项项①圈越大越好，但每个圈中标１的方格数目必须为个。②同一个方格可同时画在几个圈内，但每个圈都要有新的方格，否则它就是多余的。③不能漏掉任何一个标１的方格。最简与与或表表达式式ＢＤＣＤＡＣＤ冗余项项2233将代表表每个个圈的的乘积积项相相加两点说说明：：①在在有些些情况况下，，最小小项的的圈法法不只只一种种，得得到的的各个个乘积积项组组成的的与或或表达达式各各不相相同，，哪个个是最最简的的，要要经过过比较较、检检查才才能确确定。。ＡＣＤ＋ＢＣＤ＋ＡＢＣ＋ＡＤ不是最最简ＢＣＤ＋ＡＢＣ＋ＡＤ最简②在在有些些情况况下，，不同同圈法法得到到的与与或表表达式式都是是最简简形式式。即即一个个函数数的最最简与与或表表达式式不是是唯一一的。。ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ1.4.4含含随随意项项的逻逻辑函函数的的化简简随意项项：函数数可以以随意意取值值（可可以为为0，，也可可以为为1））或不不会出出现的的变量量取值值所对对应的的最小小项称称为随随意项项，也也叫做做约束束项或或无关关项。。1、含随意项项的逻辑辑函数例如：判判断一位位十进制制数是否否为偶数数。不会出现不会出现不会出现不会出现不会出现不会出现说明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD输入变量量A，B，C，，D取值值为0000～～1001时，，逻辑函函数Y有有确定的的值，根根据题意意，偶数数时为1，奇数数时为0。A，B，，C，D取值为为1010～～1111的情情况不会会出现或或不允许许出现，，对应的的最小项项属于随随意项。。用符号号“φ””、“××”或““d”表表示。随意项之之和构成成的逻辑辑表达式式叫做随随意条条件或约约束条件件，用一一个值恒恒为0的条条件等式式表示。。含有随意意条件的的逻辑函函数可以以表示成成如下形形式：2、含随意项项的逻辑辑函数的的化简在逻辑函函数的化化简中，，充分利利用随意意项可以以得到更更加简单单的逻辑辑表达式式，因而而其相应应的逻辑辑电路也也更简单单。在化化简过程程中，随随意项的的取值可可视具体体情况取取0或取取1。具具体地讲讲，如果果随意项项对化简简有利，，则取1；如果果随意项项对化简简不利，，则取0。不利用随随意项的的化简结结果为：：利用随意意项的化化简结果果为：3、变量互相相排斥的的逻辑函函数的化化简在一组变变量中，，如果只只要有一一个变量量取值为为1，则则其它变变量的值值就一定定为0，，具有这这种制约约关系的的变量叫叫做互相相排斥的的变量。。变量互互相排斥斥的逻辑辑函数也也是一种种含有随随意项的的逻辑函函数。简化真值值表本节小结结逻辑函数数的化简简有公式式法和图图形法等等。公式式法是利利用逻辑辑代数的的公式、、定理和和规则来来对逻辑辑函数化化简，这这种方法法适用于于各种复复杂的逻逻辑函数数，但需需要熟练练地运用用公式和和定理，，且具有有一定的的运算技技巧。图图形法就就是利用用函数的的卡诺图图来对逻逻辑函数数化简，，这种方方法简单单直观，，容易掌掌握，但但变量太太多时卡卡诺图太太复杂，，图形法法已不适适用。在在对逻辑辑函数化化简时，，充分利利用随意意项可以以得到十十分简单单的结果果。1.5逻逻辑辑函数的的表示方方法及其其相互转转换1.5.1逻逻辑辑函数的的表示方方法1.5.2逻逻辑辑函数表表示方法法之间的的转换退出1.5.1逻逻辑函函数的表表示方法法1、真值表真值表：：是由变变量的所所有可能能取值组组合及其其对应的的函数值值所构成成的表格格。真值表列列写方法法：每一一个变量量均有0、1两两种取值值，n个变量量共有有2i种不同同的取取值，，将这这2i种不同同的取取值按按顺序序（一一般按按二进进制递递增规规律））排列列起来来，同同时在在相应应位置置上填填入函函数的的值，，便可可得到到逻辑辑函数数的真真值表表。例如：：当A=B=1、或或则B=C=1时，，函数数Y=1；；否则则Y=0。。2、逻辑表表达式式逻辑表表达式式：是是由逻逻辑变变量和和与、、或、、非3种运运算符符连接接起来来所构构成的的式子子。函数的的标准准与或或表达达式的的列写写方法法：将将函数数的真真值表表中那那些使使函数数值为为1的的最小小项相相加，，便得得到函函数的的标准准与或或表达达式。。3、卡诺图图卡诺图图：是是由表表示变变量的的所有有可能能取值值组合合的小小方格格所构构成的的图形形。逻辑函函数卡卡诺图图的填填写方方法：：在那那些使使函数数值为为1的的变量量取值值组合合所对对应的的小方方格内内填入入1，，其余余的方方格内内填入入0，，便得得到该该函数数的卡卡诺图图。4、逻辑图图逻辑图图：是是由表表示逻逻辑运运算的的逻辑辑符号号所构构成的的图形形。Ｙ＝ＡＡＢ＋＋ＢＣＣＡＢＢＣ５、波波形图波形图图：是是由输输入变变量的的所有有可能能取值值组合合的高高、低低电平平及其其对应应的输输出函函数值值的高高、低低电平平所构构成的的图形形。Ｙ＝ＡＡＢ＋＋ＢＣＣＡＢＣＹ００００００００００１１０００１１０００００１１１１１１１００００００１００１１００１１１００１１１１１１１１１０００００００Ｙ1.5.2逻逻辑辑函数数表示示方法法之间间的转转换1、由由真值值表到到逻辑图图的转转换真值表表逻辑表表达式式或卡卡诺图图11最简与与或表表达式式化简2或2&画逻辑辑图3&&≥1ABCA最简与与或表表达式式&CBBAACABACYACBBAACY&&&ABCABAC若用与与非门门实现现，将将最简简与或或表达达式变变换乘乘最简简与非非-与与非表表达式式32、由由逻辑图图到真值值表的转换换逻辑图图逻辑表表达式式11最简与与或表表达式式化简2&A≥1CBBAACY≥1≥12从输入入到输输出逐逐级写写出最简与与或表表达式式3真值表表3本节小小结①逻辑辑函数数可用用真值值表、、逻辑辑表达达式、、卡诺诺图、、逻辑辑图和和波形形图5种方方式表表示，，它们们各具具特点点，但但本质质相通通，可可以互互相转转换。。②对于于一个个具体体的逻逻辑函函数，，究竟竟采用用哪种种表示示方式式应视视实际际需要要而定定。③在使使用时时应充充分利利用每每一种种表示示方式式的优优点。。由于于由真真值表表到逻逻辑图图和由由逻辑辑图到到真值值表的的转换换，直直接涉涉及到到数字字电路路的分分析和和设计计问题题，因因此显显得更更为重重要。。1.6门门电电路1.6.1半半导体体器件件的开开关特特性1.6.2分分立元元件门门电路路1.6.3TTL集成成门电电路1.6.4CMOS集集成门门电路路退出获得高高、低低电平平的基基本方方法：：利用用半导导体开开关元元件的的导通通、截截止（（即开开、关关）两两种工工作状状态。。逻辑0和1：电电子子电路路中用用高、、低电电平来来表示示。1.6.1半半导导体器器件的的开关关特性性1、二极管管的开开关特特性逻辑门门电路路：用用以实实现基基本和和常用用逻辑辑运算算的电电子电电路。。简称称门电电路。。基本和和常用用门电电路有有与门门、或或门、、非门门（反反相器器）、、与非非门、、或非非门、、与或或非门门和异异或门门等。。二极管管符号号：正极负极＋uD－－uououi＝0V时，，二极极管截截止，，如同同开关关断开开，uo＝0V。ui＝5V时，，二极极管导导通，，如同同0.7V的电电压源源，uo＝4.3V。二极管管的反反向恢恢复时时间限限制了了二极极管的的开关关速度度。Ui<0.5V时，，二极极管截截止，，iD=0。。Ui>0.5V时，，二极极管导导通。。2、三三极管的的开关关特性性＋－RbRc+VCCbce＋－截止状状态饱和状状态iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V饱和区区截止区区放大区②ui=0.3V时，，因为为uBE<0.5V，iB=0，，三极极管工工作在在截止止状态态，ic=0。。因为为ic=0，，所以以输出出电压压：①ui=1V时，，三极极管导导通，，基极极电流流：因为0<iB<IBS，三极极管工工作在在放大大状态态。iC=βiB=50×0.03=1.5mA，，输出出电压压：三极管管临界界饱和和时的的基极极电流流：uo=uCE=UCC-iCRc=5-1.5××1=3.5Vuo=VCC=5V③ui＝3V时，，三极极管导导通，，基极极电流流：而因为iB>IBS，三极极管工工作在在饱和和状态态。输输出电电压：：uo＝UCES＝0.3V3、场场效应应管的开开关特特性工作原原理电电路转移特特性曲曲线输出特特性曲曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状状态ui<UTuo=+VDD导通状状态ui>UTuo≈≈01.6.2分分立立元件件门电电路1、二极管管与门门Y=AB2、二极管管或门门Y=A+B3、三极管管非门门①uA＝0V时，，三极极管截截止，，iB＝0，，iC＝0，，输出出电压压uY＝VCC＝5V②uA＝5V时，，三极极管导导通。。基极极电流流为：：iB＞IBS，三极极管工工作在在饱和和状态态。输输出电电压uY＝UCES＝0.3V。三极管管临界界饱和和时的的基极极电流流为：：①当uA＝0V时，，由于于uGS＝uA＝0V，小小于开开启电电压UT，所以以MOS管管截止止。输输出电电压为为uY＝VDD＝10V。。②当uA＝10V时时，由由于uGS＝uA＝10V，，大于于开启启电压压UT，所以MOS管管导通，，且工作作在可变变电阻区区，导通通电阻很很小，只只有几百百欧姆。。输出电电压为uY≈0V。。1.6.3TTL集成门门电路1、TTL与与非门①输入信信号不全全为1：：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端端的电位位为：输出Y为高电平平。uY≈5―0.7――0.7＝3.6V3.6V3.6V②输入信信号全为为1：如如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的的电位为为：uY=UCES＝0.3V输出Y为低电平平。功能表真值表逻辑表达达式输入有低低，输出出为高；；输入全全高，输输出为低低。74LS00内内含4个个2输入入与非门门，74LS20内含含2个4输入与与非门。。2、TTL非非门、或或非门、、与或非非门、与与门、或或门及异异或门①A=0时，T2、T5截止，T3、T4导通，Y=1。。②A=1时，T2、T5导通，T3、T4截止，Y=0。。TTL非非门①A、B中只要要有一个个为1，，即高电电平，如如A＝1，则则iB1就会经过过T1集电结流流入T2基极，使使T2、T5饱和导通通，输出出为低电电平，即即Y＝0。②A＝B＝0时，，iB1、i'B1均分别流流入T1、T'1发射极，，使T2、T'2、T5均截止，，T3、T4导通，输输出为高高电平，，即Y＝1。TTL或或非门①A和B都为高电电平（T2导通）、、或C和D都为高电电平（T‘2导通）时时，T5饱和导通通、T4截止，输输出Y=0。②A和B不全为高高电平、、并且C和D也不全为为高电平平（T2和T‘2同时截止止）时，，T5截止、T4饱和导通通，输出出Y=1。TTL与与或非门门与门Y=AB=AB或门Y=A+B=A+B异或门3、OC门及及TSL门问题的提提出：为解决一一般TTL与非非门不能能线与而而设计的的。①A、B不全为为1时，，uB1=1V，，T2、T3截止，Y=1。。接入外接接电阻R后：②A、B全为1时，uB1=2.1V，T2、T3饱和导通通，Y=0。外接电阻阻R的取值范范围为：：OC门TSL门门①E＝0时，，二极管管D导通通，T1基极和T2基极均被被钳制在在低电平平，因而而T2～T5均截止，，输出端端开路，，电路处处于高阻阻状态。。结论：电电路的输输出有高高阻态、、高电平平和低电电平3种种状态。。②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。TSL门门的应用用：①作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。②信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B。③构成数数据总线线：让各各门的控控制端轮轮流处于于低电平平，即任任何时刻刻只让一一个TSL门处处于工作作状态，，而其余余TSL门均处处于高阻阻状态，，这样总总线就会会轮流接接受各TSL门门的输出出。4、TTL系系列集成成电路及及主要参参数TTL系系列集成成电路①74：标准系系列，前前面介绍绍的TTL门电电路都属属于74系列，，其典型型电路与与非门的的平均传传输时间间tpd＝10ns，平平均功耗耗P＝10mW。②74H：高速系系列，是是在74系列基基础上改改进得到到的，其其典型电电路与非非门的平平均传输输时间tpd＝6ns，平均均功耗P＝22mW。③74S：肖特基基系列，，是在74H系系列基础础上改进进得到的的，其典典型电路路与非门门的平均均传输时时间tpd＝3ns，平均均功耗P＝19mW。④74LS：低功耗耗肖特基基系列，，是在74S系系列基础础上改进进得到的的，其典典型电路路与非门门的平均均传输时时间tpd＝9ns，平均均功耗P＝2mW。74LS系系列产品品具有最最佳的综综合性能能，是TTL集集成电路路的主流流，是应应用最广广的系列列。TTL与与非门主主要参数数（1）输输出高电电平UOH：TTL与非门门的一个个或几个个输入为为低电平平时的输输出电平平。产品品规范值值UOH≥2.4V，标标准高电电平USH＝2.4V。（2）高高电平输输出电流流IOH：输出为为高电平平时，提提供给外外接负载载的最大大输出电电流，超超过此值值会使输输出高电电平下降降。IOH表示电路路的拉电电流负载载能力。。（3）输输出低电电平UOL：TTL与非门门的输入入全为高高电平时时的输出出电平。。产品规规范值UOL≤0.4V，标标准低电电平USL＝0.4V。（4）低低电平输输出电流流IOL：输出为为低电平平时，外外接负载载的最大大输出电电流，超超过此值值会使输输出低电电平上升升。IOL表示电路路的灌电电流负载载能力。。（5）扇扇出系数数NO：指一个个门电路路能带同同类门的的最大数数目，它它表示门门电路的的带负载载能力。。一般TTL门门电路NO≥8，功功率驱动动门的NO可达25。（6）最最大工作作频率fmax：超过此此频率电电路就不不能正常常工作。。（7）输输入开门门电平UON：是在额额定负载载下使与与非门的的输出电电平达到到标准低低电平USL的输入电电平。它它表示使使与非门门开通的的最小输输入电平平。一般般TTL门电路路的UON≈1.8V。（8）输输入关门门电平UOFF：使与非非门的输输出电平平达到标标准高电电平USH的输入电电平